Synchronschaltung

Im Digitale Elektronik, a Synchronschaltung ist eine digitale Schaltung, in der die Änderungen in der Zustand von Speicherelementen werden durch a synchronisiert Taktsignal. In einem sequentiell Digitale Logik Schaltkreis, Daten werden in Speichergeräten gespeichert, die genannt werden Flip Flops oder Riegel. Die Ausgabe eines Flip-Flops ist konstant, bis ein Impuls auf seinen "Takt" -Ingang angewendet wird, auf dem der Eingang des Flip-Flops in den Ausgang eingesperrt ist. In einem synchronen Logikkreis und einer elektronischer Oszillator genannt Uhr erzeugt eine Zeichenfolge (Sequenz) von Impulsen, das "Taktsignal". Dieses Taktsignal wird auf jedes Speicherelement angewendet, sodass in einer idealen Synchronschaltung jede Änderung in der logische Ebenen seiner Speicherkomponenten ist gleichzeitig. Im Idealfall hat die Eingabe für jedes Speicherelement seinen Endwert erreicht, bevor die nächste Uhr auftritt, sodass das Verhalten der gesamten Schaltung genau vorhergesagt werden kann. Praktisch ist eine Verzögerung für jeden logischen Betrieb erforderlich, was zu maximalen Geschwindigkeitsbeschränkungen führt, bei denen jedes synchrone System ausgeführt werden kann.

Damit diese Schaltungen korrekt funktionieren, ist für die Gestaltung des Taktverteilungsnetzwerke. Statische Timing -Analyse wird oft verwendet, um die maximalere sichere Betriebsgeschwindigkeit zu bestimmen.

Nahezu alle digitalen Schaltkreise und insbesondere fast alle CPUs sind vollständig synchrone Schaltkreise mit einer globalen Uhr. Ausnahmen werden häufig mit vollständig synchronen Schaltungen verglichen. Ausnahmen umfassen selbstsynchrone Schaltungen,[1][2][3][4] global asynchrone lokal synchron Schaltkreise und vollständig Asynchrone Schaltungen.

Siehe auch

Verweise

  1. ^ Asada und Ikeda Laboratories."Selbstsynchroner Schaltung". "Selbstsynchrone FPGA". 2009.
  2. ^ "selbstsynchrone konfigurierbare Logikblöcke".
  3. ^ Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro."Energiemindestbetrieb mit autonomem Stromversand und Spannungsskalierung auf Gate-Ebene". 2012.doi:10.1587/transele.e95.c.546
  4. ^ Devlin, B.; Ueki, H .; Mori, S.; Miyauchi, S.; Ikeda, M.; Asada, K."Leistung und Nebenkanalangriffsanalyse eines selbstsynchronen Montgomery-Multiplikator-Verarbeitungselements für RSA in 40 nm CMOs". 2012.doi:10.1109/asscc.2012.6570807