Power network design (IC)

Die oberste Schicht der Metallleiter für diesen Prozessorschaltungsschaltungsschicht wird fast ausschließlich für die Leistungsverteilung am Chip verwendet.

In dem Gestaltung integrierter Schaltungen, Stromnetzwerkdesign ist die Analyse und das Design von On-Chip Dirigent Netzwerke, die sich verteilen elektrische Energie auf einem Chip. Wie in allen Technik beinhaltet dies Kompromisse - das Netzwerk muss eine angemessene Leistung haben, ausreichend zuverlässig sein, sollte jedoch nicht mehr Ressourcen als erforderlich verwenden.

Funktion

Das Stromverteilungsnetz verteilt Strom und Bodenspannungen von Pad Standorte zu allen Geräten in einem Design. Abmessungen für schrumpfende Geräte, schnellere Schaltfrequenzen und zunehmender Stromverbrauch in tiefen Submikrometer-Technologien führen dazu, dass große Schaltströme in Strom- und Bodennetzwerken fließen, die die Leistung und Zuverlässigkeit beeinträchtigen. Ein robustes Netzverteilungsnetzwerk ist wichtig, um einen zuverlässigen Betrieb von Schaltungen auf einem Chip zu gewährleisten. Die Überprüfung der Stromversorgungsintegrität ist ein entscheidendes Problem bei Hochleistungsdesigns.

Entwurfsüberlegungen

Aufgrund der Widerstand Von den Verbindungen, die das Netzwerk ausmachen, gibt es einen Spannungsabfall im Netzwerk, der allgemein als das bezeichnet wird IR-Drop. Das Paket liefert Strömungen den Pads des Stromnetzes entweder mithilfe von Packungsleitungen in Drahtbindungschips oder durch C4 Bump Arrays in Flip Chip Technologie. Obwohl der Widerstand des Pakets ziemlich klein ist, die Induktivität Packungsleitungen sind von Bedeutung, was aufgrund der zeitlichen Variation von Strom, die von den Geräten auf dem Stempel gezogen wurden, einen Spannungsabfall an den Pad -Standorten verursacht. Dieser Spannungsabfall wird als der bezeichnet di/dt-drop. Daher ist die auf den Geräten zu sehene Spannung die Versorgungsspannung abzüglich des IR-Drops und der Di/DT-Drop.

Übermäßige Spannungsabfälle im Stromnetz verringern Geschwindigkeitswechsel und Geräuschmargen von Schaltungen und Injektion Rauschen, die zu funktionalen Ausfällen führen können. Hohe durchschnittliche Stromdichten führen zu unerwünschtem Abnutzung aus Metalldrähten durch Elektromigration (EM). Daher besteht die Herausforderung bei der Gestaltung eines Leistungsverteilungsnetzes darin, an den Verbrauchspunkten eine hervorragende Spannungsregulierung zu erreichen, ungeachtet der großen Schwankungen des Strombedarfs im gesamten Chip und beim Aufbau eines solchen Netzwerks unter Verwendung des Mindestbereichs der Metallschichten. Diese Probleme sind in Hochleistungschips wie z. MikroprozessorenDa müssen große Mengen an Strom über eine Hierarchie vieler Metallschichten verteilt werden. Ein robustes Stromverteilungsnetz ist von entscheidender Bedeutung für die Erfüllung der Leistungsgarantien und die Gewährleistung eines zuverlässigen Betriebs.

Kapazität zwischen Strom- und Bodenverteilungsnetzwerken, bezeichnet als als Kondensatoren entkoppeln oder Dekaps, fungiert als lokaler Ladungspeicher und ist hilfreich, um den Spannungsabfall an Versorgungspunkten zu mildern. Die parasitäre Kapazität zwischen Metalldrähten von Versorgungsleitungen, Gerätekapazität der Nicht-Schaltgeräte und die Kapazität zwischen N-Well und Substrat treten in einem Stromverteilungsnetzwerk als implizite Entkopplungskapazität auf. Leider reicht diese implizite Entkopplungskapazität manchmal nicht aus, um den Spannungsabfall innerhalb der sicheren Grenzen einzuschränken, und Designer müssen häufig absichtliche explizite Entkopplungskapazitätsstrukturen auf dem Würfel an strategischen Stellen hinzufügen. Diese explizit hinzugefügten Entkopplungskapazitäten sind nicht frei und erhöhen den Fläche und den Verbrauch des Lecks des Chips. Parasitäre Verbindungsverbindung Widerstand, Entkopplung Kapazität und Paket/Interconnect Induktivität einen Komplex bilden RLC -Schaltung das hat seine eigene Resonanzfrequenz. Wenn die Resonanzfrequenz in der Nähe der Betriebsfrequenz des Designs liegt, können sich große Spannungsabfälle im Netz entwickeln.

Der Kern des Problems bei der Gestaltung eines Stromnetzes besteht darin, dass es bis zum Ende des Entwurfszyklus viele Unbekannte gibt. Trotzdem müssen Entscheidungen über die Struktur, Größe und Layout des Stromnetzes in sehr frühen Phasen getroffen werden, wenn ein großer Teil des Chip -Designs noch nicht einmal begonnen hat. Leider konzentrieren sich die meisten kommerziellen Tools auf die Überprüfung des Stromnetzes nach der Layout, wenn das gesamte Chip-Design vollständig ist, und detaillierte Informationen über die Parasitik der Strom- und Grundlinien und der von den Transistoren gezogenen Strömungen sind bekannt. In dieser Phase ergebene Stromnetzprobleme sind in der Regel sehr schwierig oder teuer zu beheben. Daher helfen die bevorzugten Methoden dazu, ein anfängliches Stromnetz zu entwerfen und in verschiedenen Konstruktionsphasen zunehmend zu verfeinern.

Aufgrund des Wachstums des Stromverbrauchs und des Umschaltgeschwindigkeiten moderner Hochleistungsmikroprozessoren, die di/dt Die Auswirkungen werden zu einem wachsenden Anliegen bei Hochgeschwindigkeitsdesigns. Uhr GatingDies ist ein bevorzugtes Schema für das Leistungsmanagement von Hochleistungsdesigns, kann zu schnellen Anständen der aktuellen Anforderungen an Makroblocks und Erhöhungen führen di/dt Auswirkungen. Designer verlassen sich auf die parasitären Kapazitäten auf Chips und fügten absichtlich Entkopplungskondensatoren hinzu, um dem entgegenzuwirken di/dt Variationen in der Spannung. Es ist jedoch notwendig, die Induktivität und Kapazität des Pakets und des Chips genau zu modellieren und das Netz mit solchen Modellen zu analysieren, da sonst die zugefügte Entkopplung unterschätzt oder überschätzt werden kann. Es ist auch notwendig, die Effizienz der Analyse auch bei der Einbeziehung dieser detaillierten Modelle aufrechtzuerhalten.

Analyse

Ein kritisches Problem bei der Analyse von Leistungsnetze ist die große Größe des Netzwerks (typischerweise Millionen von Knoten in einem hochmodernen Mikroprozessor). Die Simulation aller nichtlinearen Geräte im Chip zusammen mit dem Stromnetz ist rechnerisch nicht durchführbar. Um die Größe überschaubar zu machen, erfolgt die Simulation in zwei Schritten. Zunächst werden die nichtlinearen Geräte simuliert, wobei perfekte Versorgungsspannungen und die von den Geräten gezogenen Ströme gemessen werden. Als nächstes werden diese Geräte als unabhängige zeitlich variierende Stromquellen für die Simulation des Stromnetzes modelliert und die Spannungsabfälle an den Transistoren werden gemessen. Da die Spannungsabfälle in der Regel weniger als 10% der Stromversorgungsspannung betragen, ist der Fehler durch die Ignoration der Wechselwirkung zwischen den Geräteströmen und der Versorgungsspannung gering. Durch diese beiden Schritte reduziert sich das Problem der Stromnetz -Analyse auf die Lösung eines linearen Netzwerks, das immer noch recht groß ist. Um die Netzwerkgröße weiter zu reduzieren, können wir die Hierarchie in den Leistungsverteilungsmodellen ausnutzen.

Die Schaltungsströme sind aufgrund von Signalkorrelationen zwischen Blöcken nicht unabhängig. Dies wird behandelt, indem die Eingänge für einzelne Blöcke des Chips von den Ergebnissen von abgeleitet werden Logiksimulation Verwenden eines gemeinsamen Satzes von chipweiten Eingangsmustern. Ein wichtiges Problem bei der Stromnetzanalyse besteht darin, zu bestimmen, welche Eingabemuster aussehen sollen. Für die IR-Drop-Analyse sind Muster, die maximale sofortige Ströme erzeugen, erforderlich, während für Elektromigrationszwecke Muster, die große anhaltende (durchschnittliche) Ströme erzeugen, von Interesse sind.

Die Stromnetzanalyse kann in eingeteilt werden Eingangsvektorabhängig^[1][2] Methoden und vektorlos^[3] Methoden. Die Eingangsvektormuster -abhängigen Methoden verwenden Suchtechniken, um eine Reihe von Eingabemustern zu finden, die den schlimmsten Abfall des Netzes verursachen. In der Literatur wurde eine Reihe von Methoden vorgeschlagen, die genetische Algorithmen oder andere Suchtechniken verwenden, um Vektoren oder ein Muster von Vektoren zu finden, die den gesamten Strom aus dem Versorgungsnetzwerk maximieren. Eingangsvektormuster-abhängige Ansätze sind rechnerisch intensiv und auf Schaltungsblöcke und nicht auf Vollchip-Analyse beschränkt. Darüber hinaus sind diese Ansätze von Natur aus optimistisch, wodurch der Spannungsabfall unterschätzt wird und so einige der Versorgungsgeräuschprobleme unbemerkt bleiben. Die vektorlosen Ansätze hingegen zielen darauf ab, eine Obergrenze am schlimmsten Fall auf effiziente Weise zu berechnen. Diese Ansätze haben den Vorteil, schnell und konservativ zu sein, sind aber manchmal zu konservativ, was zu Überbezeichnung führt.^[4]

Der größte Teil der Literatur zur Leistungsnetzwerkanalyse befasst sich mit der Frage der Berechnung der schlechtesten Spannungsabfälle im Leistungsnetzwerk. Elektromigration ist ein ebenso schwerwiegendes Problem, wird jedoch mit fast identischen Methoden angegriffen. Anstelle der Spannung an jedem Knoten löst die EM -Analyse in jedem Zweig für Strom, und anstelle einer Spannungsgrenze gibt es je nach Schicht und Breite eine Stromgrenze pro Kabel.

Andere IC -Anwendungen dürfen nur eine Teile der hier genannten Ströme verwenden. EIN Gate -Array oder Feldprogrammierbares Gate -Array (FPGA) Der Designer wird beispielsweise nur die Entwurfsphasen durchführen, da die detaillierte Verwendung dieser Teile nicht bekannt ist, wenn die Stromversorgung ausgelegt werden muss. Ebenso verwendet ein Benutzer von FPGAs oder Gate -Arrays nur den Analyseteil, da das Design bereits festgelegt ist.

Siehe auch

• Power Gating

Verweise

• Elektronische Designautomatisierung für integrierte Schaltkreise Handbuch, von Lavagno, Martin und Scheffer, ISBN0-8493-3096-3 Eine Übersicht über den Bereich von elektronische Designautomatisierung. Diese Zusammenfassung wurde (mit Genehmigung) aus Band II, Kapitel 20, abgeleitet (mit Genehmigung). Design und Analyse von Stromversorgungsnetzwerken, von David Blaauw, Sanjay Pant, Rajat Chaudhry und Rajendran Panda.