Metastabilität (Elektronik)

Eine Darstellung der Metastabilität in einem Synchronisator, bei dem Daten zwischen Taktdomänen kreuzen. Im schlimmsten Fall kann sich der metastabile Zustand bei DS abhängig vom Zeitpunkt auf Dout und durch die folgende Logik in mehr des Systems ausbreiten, was ein undefiniertes und inkonsistentes Verhalten verursacht.

Metastabilität in der Elektronik ist die Fähigkeit von a Digitale Elektronik System, das für eine unbegrenzte Zeit in einem bestehen bleibt instabiles Gleichgewicht oder metastabil Zustand.[1] In digitalen Logikschaltungen a Digitalsignal muss innerhalb bestimmter Spannung oder Stromgrenzen liegen, um ein '0' oder '1' darzustellen Logikebene für den korrekten Schaltungsbetrieb; Wenn sich das Signal in einem verbotenen Zwischenbereich befindet, kann es in logischen Gatern ein fehlerhaftes Verhalten verursachen, auf das das Signal angewendet wird. In metastabilen Zuständen kann sich die Schaltung möglicherweise nicht in einem stabilen "0" oder "1" -Logikpegel innerhalb der für den ordnungsgemäße Schaltungsbetrieb erforderlichen Zeit niederlassen. Infolgedessen kann die Schaltung auf unvorhersehbare Weise wirken und zu einem Systemversagen führen, der manchmal als "Fehler" bezeichnet wird.[2] Metastabilität ist eine Instanz der Buridans Arsch Paradox.

Metastabile Zustände sind inhärente Merkmale von Asynchrone digitale Systemeund von Systemen mit mehr als einem unabhängigen Uhr Domain. In selbst zeitlich asynchronen Systemen dienen Schiedsrichter, damit das System erst nach der Auflösung der Metastabilität fortgesetzt werden kann, sodass die Metastabilität eine normale Bedingung ist, keine Fehlerbedingung.[3] In synchronen Systemen mit asynchronen Eingängen sind Synchronisatoren so konzipiert, dass die Wahrscheinlichkeit eines Synchronisationsfehlers akzeptabel klein ist.[4] Metastabile Zustände sind in vollständig synchronen Systemen bei der Eingabe vermeidbar Zeit einrichten und Zeit halten Die Anforderungen an Flip-Flops sind erfüllt.

Beispiel

Das Set -Reset- oder Latch -Beispiel

Ein einfaches Beispiel für Metastabilität kann in einem gefunden werden SR oder Latch, Wenn beide Die Eingänge setzen und zurücksetzen sind wahr (r = 1 und s = 1) und dann wechseln beide zu ungefähr zur gleichen Zeit zu False (r = 0 und s = 0). Beide Ausgaben q und Q werden anfangs von den gleichzeitigen Set bei 0 gehalten und Eingaben zurückgesetzt. Nachdem sich sowohl die Eingänge als auch die Zurücksetzen von Eingaben auf False ändern, landet der Flip-Flop (irgendwann) in einem von zwei stabilen Zuständen, einem von Q und Q wahr und der andere falsch. Der endgültige Zustand hängt davon ab, welcher von R oder S zuerst chronologisch zu Null zurückkehrt. Wenn beide jedoch etwa zur gleichen Zeit übergehen, kann die resultierende Metastabilität mit mittleren oder oszillatorischen Ausgangsniveaus willkürlich lange dauern, um einen stabilen Zustand zu lösen.

Schiedsrichter

Hauptartikel: Schiedsrichter (Elektronik)

In Elektronik, und Schiedsrichter ist eine Schaltung, die feststellt, welche von mehreren Signalen zuerst eintreffen. Schiedsrichter werden in asynchronen Schaltungen verwendet, um Berechnungsaktivitäten für gemeinsame Ressourcen zu bestellen, um gleichzeitige falsche Vorgänge zu verhindern. Schiedsrichter werden für die Eingänge vollständig synchroner Systeme und auch zwischen Taktdomänen als verwendet Synchronisatoren Für Eingabesignale. Obwohl sie das Auftreten von Metastabilität auf sehr niedrige Wahrscheinlichkeiten minimieren können, haben alle Schiedsrichter jedoch metastabile Zustände. die unvermeidlich sind an den Grenzen der Regionen der Eingabe Zustandsraum was zu unterschiedlichen Ausgängen führt.[5]

Synchronschaltungen

Synchronisatoren werden verwendet, wenn Signale zwischen Taktdomänen übertragen werden. Ein einfaches Synchronisierungsdesign besteht darin, das Eingangssignal (Data0) einfach aus einer anderen Taktdomäne unter Verwendung mehrerer kantenempfindlicher Flip-Flops zu verzögern, die lokal getaktet werden (Clock0).

Synchronschaltung Designtechniken erzeugen digitale Schaltkreise, die gegen die Fehlermodi resistent sind, die durch Metastabilität verursacht werden können. EIN Taktdomäne ist definiert als eine Gruppe von Flip-Flops mit einer gemeinsamen Uhr. Solche Architekturen können einen Schaltkreis bilden, der kostenlos von Metastabilität garantiert ist (unter einer bestimmten maximalen Taktfrequenz, über der zuerst die Metastabilität, dann ein direkter Fehler auftritt), unter Annahme eines niedrigen.verzerrt Gemeinsame Uhr. Selbst wenn das System eine Abhängigkeit von kontinuierlichen Eingaben hat, sind diese wahrscheinlich anfällig für metastabile Zustände.[6]

Wenn synchrone Entwurfstechniken verwendet werden, muss der Schutz vor metastabilen Ereignissen, die Systemfehler verursachen, nur bereitgestellt werden, wenn Daten zwischen verschiedenen Taktdomänen oder von einer ungelebenden Schaltung in einen takteten (synchron) übertragen werden. Dieser Schutz kann oft die Form einer Reihe von Verzögerung Flip-Flops Dies verzögert den Datenstrom lang genug, damit Metastabilitätsfehler mit einer vernachlässigbaren Geschwindigkeit auftreten.

Ausfallmodi

Obwohl die Metastabilität gut verstanden wird und Architekturtechniken, um sie zu kontrollieren Fehlermodus in Ausrüstung.

Ernsthafter Computer und Digitale Hardware Durch Metastabilität verursachte Fehler haben eine faszinierende Sozialgeschichte. Viele Ingenieure haben sich geweigert zu glauben, dass a bistabil Das Gerät kann in einen Zustand eingehen, der keiner ist Stimmt Noch FALSCH und hat eine positive Wahrscheinlichkeit, dass es für einen bestimmten Zeitraum unbestimmt bleibt, wenn auch mit einer exponentiell abnehmenden Wahrscheinlichkeit im Laufe der Zeit.[7][8][9][10][11] Metastabilität ist jedoch ein unvermeidliches Ergebnis eines Versuchs, eine kontinuierliche Domäne einem diskreten zuzuordnen. An den Grenzen in der kontinuierlichen Domäne zwischen Regionen, die unterschiedlichen diskreten Ausgängen zuordnen, schließen sich die Punkte in der kontinuierlichen Domänenkarte willkürlich auf verschiedene Ausgänge und treffen eine Entscheidung darüber, welche Ausgabe einen schwierigen und potenziell langen Prozess ausgewählt hat.[12] Wenn die Eingaben für einen Arbiter oder Flip-Flop fast gleichzeitig eintreffen, durchquert die Schaltung höchstwahrscheinlich einen Metastabilitätspunkt. Die Metastabilität ist in einigen Kreisen nach wie vor schlecht bekannt, und verschiedene Ingenieure haben ihre eigenen Schaltkreise vorgeschlagen, um die Metastabilität zu lösen oder herauszufiltern. Typischerweise verschieben diese Schaltungen einfach das Auftreten von Metastabilität von einem Ort zum anderen.[13] Chips unter Verwendung mehrerer Taktquellen werden häufig mit Testeruhren mit festen Phasenbeziehungen getestet, nicht mit den unabhängigen Uhren, die sich aneinander treiben, die während des Betriebs erlebt werden. Dies verhindert in der Regel explizit, dass der metastabile Fehlermodus, der auf dem Feld auftritt, gesehen oder gemeldet wird. Durch die ordnungsgemäße Prüfung auf Metastabilität wird häufig Uhren mit leicht unterschiedlichen Frequenzen und die Gewährleistung des korrekten Schaltungsbetriebs verwendet.

Siehe auch

Verweise

  1. ^ Thomas J. Chaney und Charles E. Molnar (April 1973). "Anomales Verhalten von Synchronizer- und Schaltkreisen" (PDF). IEEE -Transaktionen auf Computern. C-22 (4): 421–422. doi:10.1109/t-c.1973.223730. ISSN 0018-9340. S2CID 12594672.
  2. ^ Chaney, Thomas J. "Meine Arbeit an allen Dingen metastabil oder ich und meine Panne" (PDF). Archiviert von das Original (PDF) Am 2015-12-08. Abgerufen 2015-11-05.
  3. ^ John Bainbridge (2002). Asynchrone System-on-Chip-Interconnect. Springer. p. 18. ISBN 978-1-85233-598-4.
  4. ^ Chaney, Thomas J. ""Nachdruck des technischen Memorandums Nr. 10," Das Pannenphänomen "(1966)"".Washington University St. Louis, MO
  5. ^ Richard F. Tinder (2009). Asynchrones sequentielles Maschinendesign und -analyse: Eine umfassende Entwicklung des Designs und der Analyse von Uhr-unabhängigen Zustandsmaschinen und Systemen. Morgan & Claypool Publishers. p. 165. ISBN 978-1-59829-689-1.
  6. ^ Kleeman, L.; Cantoni, A. "Metastabiles Verhalten in digitalen Systemen" Dezember 1987 ". IEEE -Design & Test von Computern. 4 (6): 4–19. doi:10.1109/mdt.1987.295189. S2CID 1895434.
  7. ^ Harris, Sarah; Harris, David (2015). Digitales Design und Computerarchitektur: Arm Edition. Morgan Kaufmann. S. 151–153. ISBN 978-0128009116.
  8. ^ Ginosar, Ran (2011). "Metastabilität und Synchronisatoren: Ein Tutorial" (PDF). VLSI Systems Research Center. Abteilung für Elektrotechnik und Informatik, Technion - Israel Institute of Technology, Haifa., p. 4-6
  9. ^ Xanthopoulos, Thukydides (2009). Takt in modernen VLSI -Systemen. Springer Science und Business Media. p. 196. ISBN 978-1441902610., p. 196, 200, Gl. 6-29
  10. ^ "Eine Metastabilitäts -Primer" (PDF). Anwendungsnote AN-219. Phillips Semiconductor. 1989. Abgerufen 2017-01-20.
  11. ^ Arora, Mohit (2011). Die Kunst der Hardwarearchitektur: Designmethoden und -techniken für digitale Schaltkreise. Springer Science und Business Media. ISBN 978-1461403975., p. 4-5, Gl. 1-1
  12. ^ Leslie Lamport (Februar 2012) [Dezember 1984]. "Buridans Prinzip" (PDF). Abgerufen 2010-07-09.
  13. ^ Ran Ginosar. "Vierzehn Möglichkeiten, um Ihren Synchronisator zu täuschen"Async 2003.

Externe Links