MOSFET

MOSFET zeigt Gate (G), Körper (B), Quelle (S) und Abfluss (D) -klammern. Das Tor wird durch eine Isolierschicht (rosa) vom Körper getrennt.

Das Metal-Oxid-Jemonial-Feld-Effekt-Transistor (Mosfet, Mos-FET, oder Mos Fet) ist eine Art von Art von Feldeffekttransistor (FET), am häufigsten von der hergestellt kontrollierte Oxidation von Silizium. Es hat ein isoliertes Tor, dessen Spannung die Leitfähigkeit des Geräts bestimmt. Diese Fähigkeit, die Leitfähigkeit mit der Menge der angelegten Spannung zu ändern Signale. Ein Metall-Isulator-Semator-Feld-Effekt-Transistor oder Fehlfett ist ein Begriff, der fast ein Synonym für MOSFET ist. Ein weiteres Synonym ist IGFET für den Feld-Effekt-Transistor isoliert Gate.

Das Grundprinzip der Feldeffekttransistor wurde zuerst von patentiert von Julius Edgar Lilienfeld 1925.^[1]

Zwei Power MOSFets in D2pak Oberflächenmontage Pakete. Als Schalter arbeiten jede dieser Komponenten eine Blockierungsspannung von 120 V in dem aus Zustand und kann einen kontinuierlichen Strom von 30 durchführenA in dem an Zustand, bis zu etwa 100 auflösenW und Kontrolle einer Last von über 2000 W. A. matchstick ist für die Skala abgebildet.

Der Hauptvorteil eines MOSFET besteht darin, dass im Vergleich zu fast keinen Eingangsstrom erforderlich ist, um den Laststrom zu steuern Bipolare Transistoren (Bipolare Junction -Transistoren/BJTs). In einem (n Verbesserungsmodus MOSFET, Spannung, die auf den Gate -Anschluss angewendet wird, erhöht die Leitfähigkeit des Geräts. Im Depletion -Modus Transistoren, die am Tor angewendete Spannung verringert die Leitfähigkeit.^[2]

Das "Metall" im Namen MOSFET ist manchmal a Fehlbezeichnung, weil das Gate -Material eine Schicht von sein kann Polysilicium (Polykristalline Silizium). In ähnlicher Weise kann "Oxid" im Namen auch eine Fehlbezeichnung sein, da verschiedene dielektrische Materialien verwendet werden, um starke Kanäle mit kleineren angelegten Spannungen zu erhalten.

Das MOSFET ist bei weitem der häufigste Transistor in Digital Schaltkreise, wie Milliarden in einem Speicherchip oder Mikroprozessor aufgenommen werden. Da MOSFets entweder mit Halbleitern vom Typ P-Typ oder N-Typ hergestellt werden können, können komplementäre Paare von MOS-Transistoren verwendet werden CMOS -Logik.

Ein Querschnitt durch ein NMOSFET bei der Gate-Spannung V_Gs liegt unter der Schwelle für die Herstellung eines leitenden Kanals; Es gibt wenig oder gar keine Leitung zwischen dem Abfluss und der Quelle des Terminals; Der Schalter ist ausgeschaltet. Wenn das Tor positiver ist, zieht es Elektronen an und induziert eine n-Typ -leitender Kanal im Substrat unterhalb des Oxids, wodurch die Elektronen zwischen dem fließen können n-Doped Terminals; Der Schalter ist eingeschaltet.

Simulation der Bildung des Inversionskanals (Elektronendichte) und der Erreichung der Schwellenspannung (IV) in einem Nanodraht -MOSFET. Notiz: Grenzspannung Für dieses Gerät liegt etwa 0,45 V.

Geschichte

Das Grundprinzip dieser Art von Transistor wurde zuerst von patentiert von Julius Edgar Lilienfeld 1925.^[1]

Die Struktur, die dem MOS -Transistor ähnelt, wurde von Bell -Wissenschaftlern vorgeschlagen William Shockley, John Bardeen und Walter Houser Brattainwährend ihrer Untersuchung, die zur Entdeckung des Transistoreffekts führte. Die Struktur zeigte aufgrund des Problems des Oberflächenzustands nicht erwartete Effekte: Fallen auf der Halbleiteroberfläche, die Elektronen unbeweglich halten. 1955 wuchsen Carl Frosch und L. Derick versehentlich eine Schicht Siliziumdioxid über den Siliziumwafer. Weitere Untersuchungen zeigten, dass Siliziumdioxid Dotiermittel daran hindern könnte, in den Siliziumwafer zu diffundieren. Auf dieser Arbeit aufbauen Mohamed M. Atalla Das Siliziumdioxid ist sehr effektiv bei der Lösung des Problems einer wichtigen Klasse von Oberflächenzustand.

Folgt dem atalla und Dawon Kahng Demonstriertes Gerät mit einer Struktur des modernen MOS -Transistors. Die Prinzipien hinter dem Gerätestell waren die gleichen wie die, die von Bardeen, Shockley und Brattain in ihrem erfolglosen Versuch, Oberflächen-Feld-Effekt-Geräte aufzubauen, ausprobiert wurden.

Das Gerät war etwa 100 -mal langsamer als der bipolare Transistor und wurde nach jeweiligen Standards als minderwertig angesehen. Trotzdem wies Kahng auf mehrere Vorteile dieses Geräts hin, insbesondere die einfache Herstellung und die Anwendung in integrierter Schaltung.^[3]

Komposition

Photomikrograph von zwei Metall-Gate-MOSFETs in einem Testmuster. Sondenpolster für zwei Tore und drei Quell-/Abflussknoten werden gekennzeichnet.

Normalerweise die Halbleiter der Wahl ist Silizium. In letzter Zeit einige Chiphersteller, vor allem einige Chiphersteller IBM und Intel, habe begonnen, a zu verwenden chemische Verbindung von Silizium und Germanium (Sige) in MOSFET -Kanälen. Leider viele Halbleiter mit besseren elektrischen Eigenschaften als Silizium, wie z. GalliumarsenidGehen Sie keine guten Semiconductor-zu-I-Isolator-Schnittstellen und sind daher nicht für MOSFETs geeignet. Forschung wird fortgesetzt^[wenn?] Bei der Schaffung von Isolatoren mit akzeptablen elektrischen Eigenschaften für andere Halbleitermaterialien.

Um den Anstieg des Stromverbrauchs aufgrund von Gate -Strom -Leckagen zu überwinden, a hoch-κ-Dielektrikum wird anstelle von Siliziumdioxid für den Gate -Isolator verwendet, während Polysilicium durch Metalltore ersetzt wird (z. Intel, 2009^[4]).

Das Tor wird durch eine dünne Isolierschicht vom Kanal getrennt, traditionell von Siliziumdioxid und später von Siliziumoxynitrid. Einige Unternehmen haben begonnen, eine dielektrische und Metall-Gate-Kombination mit hohem κ-Kombination in der vorzustellen 45 Nanometer Knoten.

Wenn eine Spannung zwischen Gate- und Körperklemmen aufgetragen wird, dringt das erzeugte elektrische Feld durch das Oxid ein und erzeugt eine Inversionsschicht oder Kanal an der Halbleiter-Insiker-Schnittstelle. Die Inversionsschicht liefert einen Kanal, durch den Strom zwischen Quell- und Abflussanschlüssen geleitet werden kann. Variieren Sie die Spannung zwischen Tor und Körper moduliert die Leitfähigkeit dieser Schicht und steuert dadurch den Stromfluss zwischen Abfluss und Quelle. Dies ist als Verbesserungsmodus bekannt.

Betrieb

Struktur mit Metalloxid-Sämieung auf P-Typ-Silizium

Metalloxid-Sämiener-Struktur

Die traditionelle Metal-Oxid-Sämiener-Struktur (MOS) wird durch Anbau einer Schicht von erhalten Siliciumdioxid (Siio
₂) über ein Siliziumsubstrat, häufig von Wärmeoxidation und eine Metallschicht ablegen oder Polykristalline Silizium (Letzteres wird üblicherweise verwendet). Da ist das Siliziumdioxid a Dielektrikum Material, seine Struktur entspricht einem Planar Kondensatormit einem der Elektroden, die durch einen Halbleiter ersetzt wurden.

Wenn eine Spannung über eine MOS -Struktur angewendet wird, ändert sie die Verteilung der Ladungen im Halbleiter. Wenn wir einen P-Typ-Halbleiter betrachten (mit ${\ displayStyle n _ {\ text {a}}}$ Die Dichte von Akzeptoren, p die Dichte der Löcher; p = n_A in neutraler Masse) eine positive Spannung, ${\ displayStyle v _ {\ text {gb}}}$, vom Tor zu Körper (siehe Abbildung) erzeugt a Sperrschicht Indem Sie die positiv geladenen Löcher von der Grenzfläche "Gate-INSERLulator/Semiconductor" wegzwingen und einen ledienfreien Bereich von unbeweglichen, negativ geladenen Akzeptorionen freigelegt haben (siehe Doping (Halbleiter)). Wenn ${\ displayStyle v _ {\ text {gb}}}$ ist hoch genug, eine hohe Konzentration negativer Ladungsträger bildet sich in einem Inversionsschicht befindet sich in einer dünnen Schicht neben der Grenzfläche zwischen dem Halbleiter und dem Isolator.

Herkömmlicherweise ist die Gate -Spannung, bei der die Volumendichte von Elektronen in der Inversionsschicht die gleiche Volumendichte der Löcher im Körper ist Grenzspannung. Wenn die Spannung zwischen Transistor -Tor und Quelle (Quelle (V_Gs) überschreitet die Schwellenspannung (V_th) Der Unterschied ist bekannt als Overdrive -Spannung.

Diese Struktur mit dem P-Typ-Körper ist die Grundlage des N-MOSFET vom Typ N-Typ, der die Zugabe von N-Typ-Quellen- und Drain-Regionen erfordert.

MOS -Kondensatoren und Banddiagramme

Die MOS -Kondensatorstruktur ist das Herz des MOSFET. Betrachten Sie einen MOS-Kondensator, bei dem sich die Siliziumbasis aus P-Typ hat. Wenn am Tor eine positive Spannung aufgetragen wird, werden Löcher, die sich an der Oberfläche des P-Typs befinden, durch das durch die angelegte Spannung erzeugte elektrische Feld abgestoßen. Zunächst werden die Löcher einfach abgestoßen und das, was auf der Oberfläche verbleibt, sind unbewegliche (negative) Atome des Akzeptortyps, was einen Erschöpfungsbereich auf der Oberfläche erzeugt. Denken Sie daran, dass ein Loch durch ein Akzeptoratom erstellt wird, z. Bor, der ein Elektron weniger als Silizium hat. Man könnte fragen, wie Löcher abgestoßen werden können, wenn es sich tatsächlich um Nichtentwicklungen handelt. Die Antwort ist, dass es wirklich nicht ist, dass ein Loch abgestoßen wird, sondern dass Elektronen vom positiven Feld angezogen werden und diese Löcher füllen, wodurch ein Erschöpfungsbereich entsteht, in dem keine Ladungsträger existieren, weil das Elektron jetzt auf das Atom und unbeweglich befestigt ist.

Wenn die Spannung am Tor zunimmt, wird es einen Punkt geben, an dem die Oberfläche über dem Verarmungsbereich vom P-Typ in N-Typ umgewandelt wird, da Elektronen aus dem Schüttbereich vom größeren elektrischen Feld angezogen werden. Dies ist bekannt als als Inversion. Die Schwellenspannung, bei der diese Umwandlung stattfindet, ist einer der wichtigsten Parameter in einem MOSFET.

Im Falle einer P-Typ-Masse tritt die Inversion auf, wenn der intrinsische Energieniveau an der Oberfläche kleiner wird als die Fermi -Spiegel an der Oberfläche. Man kann dies aus einem Banddiagramm sehen. Denken Sie daran, dass die Fermi -Ebene die Art des Halbleiters in der Diskussion definiert. Wenn der Fermi -Spiegel dem intrinsischen Niveau entspricht, ist der Halbleiter von intrinsischem oder reinem Typ. Wenn der Fermi-Level näher am Leitungsband (Valenzband) liegt, ist der Halbleitertyp aus n-Typ (p-Typ). Wenn die Gate -Spannung in einem positiven Sinne erhöht wird (für das gegebene Beispiel), "biegt" dies das intrinsische Bandniveau -Band, so dass es sich nach unten zum Valenzband nach unten krümmt. Wenn der Fermi-Level näher am Valenzband (für p-Typ) liegt und das ist was als Inversion bezeichnet wird. Zu diesem Zeitpunkt wird die Oberfläche des Halbleiters vom p-Typ in den Typ von N invertiert. Denken Sie daran, dass der Halbleiter, wie oben der Fermi-Spiegel über dem intrinsischen Niveau liegt Typänderungen an der Oberfläche, wie durch die relativen Positionen des Fermi- und intrinsischen Energieniveaus diktiert.

Struktur und Kanalbildung

Kanalbildung in NMOS -MOSFET als gezeigt als Banddiagramm: Obere Panels: Eine angelegte Gate -Spannungsbückenbänder, die Löcher von der Oberfläche (links) abschwächen. Die Ladung, die die Biegung induziert, wird durch eine Schicht negativer Akzeptor-Ionen-Ladung (rechts) ausgeglichen. Unterer Feld: Eine größere angelegte Spannung erschöpfen weiter Löcher, aber das Leitungsband senkt die Energie, um einen leitenden Kanal zu füllen

C -V -Profil für ein Schüttgut -MOSFET mit unterschiedlicher Oxiddicke. Der linke Teil der Kurve entspricht der Akkumulation. Das Tal in der Mitte entspricht der Erschöpfung. Die Kurve rechts entspricht der Inversion

Ein MOSFET basiert auf der Modulation der Ladungskonzentration durch eine MOS -Kapazität zwischen a Karosserie Elektrode und a Tor Elektrode über dem Körper und isoliert von allen anderen Geräteregionen durch eine dielektrische Gate -Schicht. Wenn andere Dielektrika als ein Oxid verwendet werden, kann das Gerät als Metall-Isulator-Semiconductor-FET (FREFET) bezeichnet werden. Im Vergleich zum MOS -Kondensator umfasst das MOSFET zwei zusätzliche Terminals (Quelle und Abfluss), jeweils mit individuellen hoch dotierten Regionen, die durch den Körperbereich getrennt sind. Diese Regionen können entweder P- oder N -Typ sein, aber sie müssen sowohl vom gleichen Typ als auch vom entgegengesetzten Typ zur Körperregion sein. Quelle und Abfluss (im Gegensatz zum Körper) werden nach dem Dotentyp stark dotiert, wie durch ein "+" -Scheichen bedacht.

Wenn das MOSFET ein N-Kanal- oder NMOS-FET ist, dann sind Quelle und Abfluss n+ Regionen und der Körper ist a p Region. Wenn das MOSFET ein P-Kanal- oder PMOS-FET ist, dann sind Quelle und Abfluss P+ Regionen und der Körper ist a n Region. Die Quelle ist so benannt, weil sie die Quelle der Ladungsträger (Elektronen für N-Kanal, Löcher für P-Kanal) ist, die durch den Kanal fließen; In ähnlicher Weise verlassen der Abfluss die Ladungsträger den Kanal.

Die Belegung der Energiebänder in einem Halbleiter wird durch die Position der festgelegt Fermi -Spiegel relativ zu den Halbleiter-Energiebandkanten.

Mit ausreichender Gate -Spannung ist die Valenzbandkante weit vom Fermi -Level entfernt und Löcher vom Körper werden vom Tor weggetrieben.

Bei größerer Gate -Vorspannung wird in der Nähe der Halbleiteroberfläche die Leitungsbandkante nahe am Fermi -Niveau gebracht und die Oberfläche mit Elektronen in einem besiedelt Inversionsschicht oder N-Kanal an der Grenzfläche zwischen der P -Region und dem Oxid. Dieser leitende Kanal erstreckt sich zwischen der Quelle und dem Abfluss, und der Strom wird durch ihn durchgeführt, wenn eine Spannung zwischen den beiden Elektroden aufgetragen wird. Das Erhöhen der Spannung am Tor führt zu einer höheren Elektronendichte in der Inversionsschicht und erhöht daher den Stromfluss zwischen Quelle und Abfluss. Für Gate -Spannungen unter dem Schwellenwert ist der Kanal leicht besiedelt und nur ein sehr kleiner Unterschwelle Leckage Strom kann zwischen der Quelle und dem Abfluss fließen.

Wenn eine negative Gate-Source-Spannung (positives Quellgate) angewendet wird, erzeugt sie a P-Kanal An der Oberfläche des N-Bereichs, analog zum N-Kanal-Fall, jedoch mit entgegengesetzten Polaritäten von Ladungen und Spannungen. Wenn eine Spannung, die weniger negativ als der Schwellenwert (eine negative Spannung für das P-Kanal) zwischen Gate und Quelle angewendet wird, verschwindet, und nur ein sehr kleiner Unterschwellenstrom kann zwischen der Quelle und dem Abfluss fließen. Das Gerät kann a umfassen Silizium auf Isolator Gerät, bei dem sich unter einer dünnen Halbleiterschicht ein vergrabenes Oxid bildet. Wenn der Kanalbereich zwischen dem Gate -Dielektrikum und der vergrabenen Oxidregion sehr dünn ist, wird der Kanal als ultradünnen Kanalbereich mit Quellen- und Abflussregionen bezeichnet, die auf beiden Seiten in oder über der dünnen Halbleiterschicht gebildet werden. Andere Halbleitermaterialien können verwendet werden. Wenn die Quell- und Abflussregionen ganz oder teilweise über dem Kanal gebildet werden, werden sie als erhöhte Quell-/Abflussregionen bezeichnet.

Betriebsmodi

Quelle, die an den Körper gebunden ist, um keine Körperverzerrung zu gewährleisten:
Oben links: Unterschwellenwert, oben rechts: Ohmischer Modus, unten links: aktiver Modus zu Beginn von Pinch-Off, unten rechts: Aktiver Modus gut in die Klemme-Kanallängenmodulation offensichtlich

Beispiel Anwendung eines N-Kanal-MOSFET. Wenn der Schalter gedrückt wird, leuchtet die LED auf.^[6]

Der Betrieb eines MOSFET kann je nach den Spannungen an den Terminals in drei verschiedene Modi unterteilt werden. In der folgenden Diskussion wird ein vereinfachtes algebraisches Modell verwendet.^[7] Moderne MOSFET -Eigenschaften sind komplexer als das hier vorgestellte algebraische Modell.^[8]

Für ein Verbesserungsmodus, N-Kanal-MOSFETDie drei operativen Modi sind:

Cutoff, Unterschwellen- und schwache Inversionsmodus

Wann V_Gs < V_th:

wo ${\ displayStyle v _ {\ text {gs}}}$ ist Gate-to-Source-Voreingenommenheit und ${\ displayStyle v _ {\ text {th}}}$ ist der Grenzspannung des Geräts.

Nach dem Basisschwellenmodell wird der Transistor ausgeschaltet und es gibt keine Leitung zwischen Abfluss und Quelle. Ein genaueres Modell berücksichtigt den Effekt der thermischen Energie auf die Fermi -Dirac -Verteilung von Elektronenergien, die es einigen der energetischeren Elektronen an der Quelle ermöglichen, den Kanal einzugeben und in den Abfluss zu fließen. Dies führt zu einem Unterschwellenstrom, der eine exponentielle Funktion der Gate-Source-Spannung darstellt. Während der Strom zwischen Drain und Quelle idealerweise Null sein sollte, wenn der Transistor als abgeschalteter Schalter verwendet wird, gibt es einen schwachen Inversionsstrom, der manchmal als Unterschwellen-Leckage bezeichnet wird.

In schwacher Inversion, bei der die Quelle an die Masse gebunden ist ${\ displayStyle v _ {\ text {gs}}}$ wie ungefähr angegeben von:^[9][10]

$oder {T}}}},}$

wo ${\ displayStyle i _ {\ text {d0}}}$ = Strom bei ${\ displayStyle v _ {\ text {gs}} = v _ {\ text {th}}}$die Wärmespannung ${\ displayStyle v _ {\ text {t}} = kt/q}$ und der Hangfaktor n wird gegeben durch:

$oder$

mit ${\ displayStyle c _ {\ text {dep}}}$ = Kapazität der Depletionsschicht und ${\ displayStyle c _ {\ text {ox}}}$ = Kapazität der Oxidschicht. Diese Gleichung wird im Allgemeinen verwendet, ist jedoch nur eine angemessene Näherung für die an der Masse gebundene Quelle. Für die nicht an die Masse gebundene Quelle ist die Unterschwellengleichung für den Abflussstrom in der Sättigung^[11][12]

${\displaystyle I_{\text{D}}\approx I_{\text{D0}}e^{\frac {\kappa \left(V_{\text{G}}-V_{\text{th}}\ rechts) -v _ {\ text {s}}} {v _ {\ text {t}}}},},}$

bei dem die ${\ displayStyle \ kappa}$ ist der Kanalteiler, der gegeben wird durch:

$oder$

mit ${\ displayStyle c _ {\ text {d}}}$ = Kapazität der Depletionsschicht und ${\ displayStyle c _ {\ text {ox}}}$ = Kapazität der Oxidschicht. In einem langkanalischen Gerät gibt es einmal keine Abhängigkeit des Stroms des Stroms ${\ displayStyle v _ {\ text {ds}} \ gg v _ {\ text {t}}}$, aber wenn die Kanallänge verringert wird Drain-induzierte Barriereabsenkung führt eine Abhängigkeit von der Abflussspannung ein, die in komplexer Weise von der Gerätegeometrie abhängt (z. B. dem Kanal -Doping, der Verbindungsdotierung usw.). Häufig Schwellenspannung V_th Für diesen Modus ist definiert als die Gate -Spannung, bei der ein ausgewählter Wert des Stroms I_D0 tritt zum Beispiel auf I_D0 = 1 μA, was möglicherweise nicht gleich ist V_th-WERVE in den Gleichungen für die folgenden Modi.

Einige analoge Mikropower -Schaltkreise sind so konzipiert, dass sie die Unterschwellenleitung nutzen.^[13][14][15] Durch die Arbeit in der schwachen Inversionsregion liefern die MOSFETs in diesen Schaltkreisen das höchstmögliche Verhältnis von Transkonduktanz zu Strom, nämlich: ${\ displaystyle g_ {m}/i _ {\ text {d}} = 1/\ links (nv _ {\ text {t} \ rechts)}$fast das eines bipolaren Transistors.^[16]

Die Unterschwelle I -V -Kurve hängt exponentiell von der Schwellenspannung ab und führt eine starke Abhängigkeit von jeder Fertigungsschwankung ein, die die Schwellenspannung beeinflusst. Zum Beispiel: Variationen der Oxiddicke, der Übergangstiefe oder der Körperdotierung, die den Grad der abfließenden Barriereabsenkung verändern. Die daraus resultierende Empfindlichkeit gegenüber Fabricationsvariationen erschwert die Optimierung für Leckage und Leistung.^[17][18]

MOSFET-Drainstrom im Vergleich zur Abfluss-zu-Source-Spannung für mehrere Werte von ${\ displayStyle v _ {\ text {gs}}-v _ {\ text {th}}}$; die Grenze zwischen linear (Ohmmisch) und Sättigung (aktiv) Modi wird durch die nach oben geschwungene Parabel angezeigt

Querschnitt eines MOSFET, das in der linearen (ohmischen) Region arbeitet; starke Inversionsregion, die sogar in der Nähe von Abfluss vorhanden ist

Querschnitt eines MOSFET, der in der Sättigungsregion (aktiv) arbeitet; Kanalausstellungen Channel kneifen in der Nähe von Abfluss

Tridenmodus oder linearer Bereich (auch als Ohmic -Modus bekannt^[19][20])

Wann V_Gs > V_th und V_Ds < V_Gs- V_th:

Der Transistor wird eingeschaltet und es wurde ein Kanal erstellt, der Strom zwischen dem Abfluss und der Quelle ermöglicht. Das MOSFET arbeitet wie ein Widerstand, der von der Gate -Spannung sowohl zur Quelle als auch zur Abflussspannung gesteuert wird. Der Strom von Drain zu Quelle ist modelliert als:

$oder -V _ {\ rm {th}} \ rechts) v _ {\ text {ds}}-{\ frac {{v _ {\ text {ds}}}^{2} {2}} \ rechts)$

wo ${\ displayStyle \ mu _ {n}}$ ist die effektive Mobilität des Ladungstreibers, ${\ displayStyle W}$ ist die Torbreite, ${\ displayStyle l}$ ist die Torlänge und ${\ displayStyle c _ {\ text {ox}}}$ ist die Gateoxidkapazität pro Flächeneinheit. Der Übergang von der exponentiellen Unterschwellenregion in die Tridenregion ist nicht so scharf wie die Gleichungen.

Sättigung oder aktiver Modus^[21][22]

Wann V_Gs > V_th und V_Ds ≥ (v_Gs- v_th):

Der Schalter wird eingeschaltet und ein Kanal erstellt, der den Strom zwischen Abfluss und Quelle ermöglicht. Da die Abflussspannung höher ist als die Quellspannung, verteilten sich die Elektronen und die Leitung nicht über einen schmalen Kanal, sondern durch eine breitere zwei- oder dreidimensionale Stromverteilung, die sich von der Grenzfläche weg und tiefer im Substrat abdehnt. Der Beginn dieser Region ist auch als bekannt als abknipsen um den Mangel an Kanalregion in der Nähe des Abflusses anzuzeigen. Obwohl der Kanal die gesamte Länge des Geräts nicht verlängert, ist das elektrische Feld zwischen dem Abfluss und dem Kanal sehr hoch und die Leitung wird fortgesetzt. Der Abflussstrom ist jetzt schwach von der Abflussspannung abhängig und wird hauptsächlich durch die Gate-Source-Spannung gesteuert und ungefähr als:

$oder \ text {gs}}-v _ {\ text {th}} \ rechts]^{2} \ links [1+ \ lambda (v _ {\ text {ds}}-v _ {\ text {dsSat}) \ rechts rechts ].}$

Der zusätzliche Faktor mit λ, der Parameter der Kanallänge-Modulation, modelliert die Stromabhängigkeit von der Abflussspannung durch die Frühe Wirkung, oder Kanallängenmodulation. Nach dieser Gleichung, einem Schlüsselkonstruktionsparameter, ist die MOSFET -Transkonduktanz:

$oder Text {gs}}-v _ {\ text {th}}}} = {\ frac {2i _ {\ text {d}} {v _ {\ text {ov}}},}$

wo die Kombination V_ov = V_Gs- V_th wird genannt Overdrive -Spannung,^[23] und wo V_DSSAT = V_Gs- V_th berücksichtigt eine kleine Diskontinuität in ${\ displayStyle i _ {\ text {d}}}$ Dies würde sonst beim Übergang zwischen Triode- und Sättigungsregionen erscheinen.

Ein weiterer Schlüsselkonstruktionsparameter ist der MOSFET -Ausgangswiderstand r_aus gegeben durch:

${\ displayStyle r _ {\ text {out}} = {\ frac {1} {\ lambda i _ {\ text {d}}}}}$.

r_aus ist die Umkehrung von g_Ds wo $oder$. I_D ist der Ausdruck in der Sättigungsregion.

Wenn λ als Null angenommen wird, führt ein unendlicher Ausgangswiderstand des Geräts zu einem unrealistischen Schaltungsvorhersagen, insbesondere in analogen Schaltungen.

Wenn die Kanallänge sehr kurz wird, werden diese Gleichungen recht ungenau. Neue physikalische Effekte entstehen. Zum Beispiel kann der Transporttransport im aktiven Modus durch begrenzt werden durch Geschwindigkeitssättigung. Wenn die Geschwindigkeitssättigung dominiert, ist der Sättigungsabflussstrom nahezu linear als quadratisch in V_Gs. Bei noch kürzeren Längen transportieren die Träger mit nahezu null Streuung, bekannt als Quasi-ballistischer Transport. Im ballistischen Regime reisen die Träger in einer Injektionsgeschwindigkeit, die die Sättigungsgeschwindigkeit überschreiten kann und sich dem nähert Fermi -Geschwindigkeit Bei hoher Inversionsladungsdichte. Darüber hinaus erhöht sich die durch Drain induzierte Barriereabsenkung aus dem Stadium (Grenzwert) und erfordert eine Erhöhung der Schwellenspannung, um auszugleichen, was wiederum den Sättigungsstrom verringert.

Körperwirkung

Banddiagramm Körperwirkung zeigen. V_Sb Spalt Fermi -Werte f_n für Elektronen und f_p für Löcher, die größer benötigen V_Gb Um das Leitungsband in einem NMOS -MOSFET zu bevölkern

Die Belegung der Energiebänder in einem Halbleiter wird durch die Position der festgelegt Fermi -Spiegel relativ zu den Halbleiter-Energiebandkanten. Die Anwendung einer Quelle-zu-Substrat-Revers-Vorspannung des Quellkörper-PN-Junction führt zu einer Aufteilung zwischen den Fermi-Werten für Elektronen und Löcher, wodurch der Fermi-Level für den Kanal weiter von der Bandkante entfernt wird und die Belegung des Kanals verringert. Der Effekt besteht darin, die Gate -Spannung zu erhöhen, die erforderlich ist, um den Kanal zu etablieren, wie in der Abbildung zu sehen ist. Diese Änderung der Kanalstärke durch Anwendung von Reverse -Verzerrungen wird als "Körpereffekt" bezeichnet.

Einfach ausgedrückt mit einem NMOS V_Gb positioniert das Energieniveau des Leitungsbandes, während die Quelle-zu-Körper-Vorspannung V_Sb Positioniert den Elektronenfermi -Niveau in der Nähe der Grenzfläche, entscheidet die Belegung dieser Ebenen in der Nähe der Grenzfläche und damit die Stärke der Inversionsschicht oder des Kanals.

Der Körpereffekt auf den Kanal kann unter Verwendung einer Modifikation der Schwellenspannung beschrieben werden, die durch die folgende Gleichung angenähert wird:

$oder \ varphi _ {b}}} \ rechts),},}$

wo V_TB ist die Schwellenspannung mit vorhandener Substratvorspannung und V_T0 ist das Zero-V_Sb Wert der Schwellenspannung, ${\ displayStyle \ gamma}$ ist der Körperwirkungsparameter und 2φ_B ist der ungefähre mögliche Abfall zwischen Oberfläche und Masse über die Depletionsschicht, wenn V_Sb = 0 und Gate -Voreingenommenheit reicht aus, um sicherzustellen, dass ein Kanal vorhanden ist.^[24] Wie diese Gleichung zeigt, eine umgekehrte Tendenz V_Sb > 0 verursacht einen Anstieg der Schwellenspannung V_TB und erfordert daher eine größere Gate -Spannung, bevor der Kanal bevölkert.

Der Körper kann als zweites Tor betrieben werden und wird manchmal als "Hintertor" bezeichnet. Der Körpereffekt wird manchmal als "Rückengate-Effekt" bezeichnet.^[25]

Schaltungssymbole

Für das MOSFET werden verschiedene Symbole verwendet. Das grundlegende Design ist im Allgemeinen eine Linie für den Kanal mit der Quelle und dem Abfluss, wobei sie rechtwinklig und dann in der rechten Winkel in die gleiche Richtung wie der Kanal zurückbiegt. Manchmal werden drei Liniensegmente verwendet Verbesserungsmodus und eine durchgezogene Linie für den Verarmungsmodus (siehe Erschöpfungs- und Verbesserungsmodi). Eine andere Linie wird parallel zum Kanal für das Tor gezogen.

Das Schüttgut oder Karosserie Wenn angezeigt wird, wird die Verbindung mit einem Pfeil angezeigt, der PMOS oder NMOs angibt. Pfeile zeigen immer von P nach N, so dass ein NMOs (N-Kanal in P-Well oder P-Substrat) den Pfeil in (von der Masse zum Kanal) zeigt. Wenn die Masse mit der Quelle verbunden ist (wie im Allgemeinen bei diskreten Geräten der Fall), wird er manchmal abgewinkelt, um sich mit der Quelle zu treffen, die den Transistor verlässt. Wenn die Masse nicht angezeigt wird (wie es häufig bei IC -Design der Fall ist, da sie im Allgemeinen üblich sind), wird manchmal ein Inversionssymbol verwendet, um PMOS anzuzeigen Aus für NMOs, in für PMOS).

Vergleich der Verbesserungsmodus- und Depletion-Mode-MOSFET-Symbole zusammen mit Jfet Symbole. Die Ausrichtung der Symbole (am signifikantsten die Position der Quelle relativ zum Abfluss) ist so, dass auf der Seite mehr positive Spannungen höher erscheinen als weniger positive Spannungen, was bedeutet, dass Strom auf der Seite "nach unten" fließt:^[26][27][28]

P-Kanal
N-Kanal
	Jfet	Mosfet .	Mosfet . (keine Menge)		Mosfet Dep.

In Schematikern, bei denen G, S, D nicht gekennzeichnet ist, geben die detaillierten Merkmale des Symbols an, welches Terminal die Quelle ist und welcher Abfluss ist. Für Verbesserungsmodus- und Depletion-Mode-MOSFET-Symbole (in den Spalten zwei und fünf) ist das Quellanschluss das mit dem Dreieck verbunden. Darüber hinaus wird in diesem Diagramm das Tor als "L" -Form gezeigt, dessen Eingangsbein näher an S als D liegt und auch angibt, welches ist. Diese Symbole werden jedoch häufig mit einem "T" -Faptor (wie an anderer Stelle auf dieser Seite) gezeichnet, sodass es das Dreieck ist, auf das man sich verlassen muss, um das Quellanschluss anzuzeigen.

Für die Symbole, in denen die Masse oder der Körper, das Klemme gezeigt wird, wird hier intern mit der Quelle verbunden (d. H. Die schwarzen Dreiecke in den Diagrammen in den Spalten 2 und 5). Dies ist eine typische Konfiguration, aber keineswegs die einzige wichtige Konfiguration. Im Allgemeinen ist das MOSFET ein Vierterminalgerät, und in integrierten Schaltkreisen teilen viele der MOSFETs eine Körperverbindung, die nicht unbedingt mit den Quellklemmen aller Transistoren verbunden ist.

Anwendungen

Digital integrierte Schaltkreise wie zum Beispiel Mikroprozessoren und Speichergeräte enthalten Tausende bis Millionen integrierter MOSFET -Transistoren auf jedem Gerät, die die für die Implementierung erforderlichen grundlegenden Schaltfunktionen bereitstellen Logik -Tore und Datenspeicherung. Diskrete Geräte werden in Anwendungen wie z. B. häufig verwendet Netzteile des Switch -Modus, Variable-Frequenz-Laufwerke und andere Leistungselektronik Anwendungen, bei denen jedes Gerät Tausende von Watts umschaltet. Funkfrequenzverstärker bis zur Uhf Spektrum verwenden MOSFET -Transistoren als analoge Signal- und Leistungsverstärker. Funksysteme verwenden auch MOSFETs als Oszillatoren oder Mixer Frequenzen umwandeln. MOSFET-Geräte werden auch in Audio-Frequenz-Leistungsverstärkern für öffentliche Adresssysteme angewendet. Schallverstärkung und Heim- und Automobil -Soundsysteme

MOS -integrierte Schaltungen

Nach der Entwicklung von Saubere zimmer Um die Kontamination auf Niveaus zu reduzieren, die nie zuvor für notwendig gehalten wurden, und von Photolithographie^[29] und die Planarprozess Um Schaltungen in sehr wenigen Schritten zu erfolgen, ist das Si -Si -Si -Si -Si -Si -Sio₂ Das System besaß die technischen Attraktionen niedriger Produktionskosten (auf Basis pro Schaltkreis) und eine einfache Integration. Vor allem aufgrund dieser beiden Faktoren ist das MOSFET der am weitesten verbreitete Transistor -Typ geworden integrierte Schaltkreise.

General Microelectronics führte 1964 den ersten kommerziellen MOS -Kreislauf ein.^[30]

Darüber hinaus bedeutet die Methode zur Kopplung von zwei komplementären MOSFETs (P-Kanal und N-Kanal) in einen hohen/niedrigen Schalter, der als CMOS bezeichnet wird, dass digitale Schaltkreise nur sehr wenig Strom auflösen, außer wenn sie tatsächlich geschaltet sind.

Das früheste Mikroprozessoren Ab 1970 waren alle MOS -Mikroprozessoren; d.h. PMOS -Logik oder vollständig aus NMOS -Logik. In den 1970ern, MOS -Mikroprozessoren wurden oft im Gegensatz zu im Gegensatz zu CMOS -Mikroprozessoren und Bipolare Bit-Slice-Prozessoren.^[31]

CMOS -Schaltungen

Das MOSFET wird in digitaler komplementärer Metalloxid-Sämiewerk (CMOs) Logik,^[32] Dies verwendet P- und N-Kanal-MOSFETs als Bausteine. Überhitzung ist ein Hauptanliegen in integrierte Schaltkreise Da immer mehr Transistoren in immer kleinere Chips gepackt sind. CMOS -Logik reduziert den Stromverbrauch, da keine Strom (idealerweise) und daher neins fließt Energie wird verbraucht, außer wenn die Eingaben zu Logik -Tore werden umgeschaltet. CMOs führt diese aktuelle Reduzierung durch, indem es jedes NMOSFET mit einem PMOSFET ergänzt und beide Tore und beide Abflüsse miteinander verbinden. Eine hohe Spannung an den Toren führt dazu, dass das NMOSFET läuft und das PMOSFET nicht leiten und eine niedrige Spannung an den Toren das Gegentore verursachen. Während der Schaltzeit, wenn die Spannung von einem Zustand in einen anderen wechselt, werden beide MOSFETs kurz gelten. Diese Anordnung reduziert den Stromverbrauch und die Wärmeerzeugung erheblich.

Digital

Das Wachstum digitaler Technologien wie die Mikroprozessor hat die Motivation zur Förderung der MOSFET-Technologie schneller als jeder andere Typ von Transistor auf Siliziumbasis bereitgestellt.^[33] Ein großer Vorteil von MOSFETs für das digitale Schalter besteht darin, dass die Oxidschicht zwischen dem Tor und dem Kanal verhindert, dass der Gleichstrom durch das Gate fließt, den Stromverbrauch weiter verringert und eine sehr große Eingangsimpedanz ergibt. Das Isolieroxid zwischen dem Gate und dem Kanal isoliert effektiv ein MOSFET in einer logischen Stufe aus früheren und späteren Stadien, wodurch ein einzelner MOSFET -Ausgang eine beträchtliche Anzahl von MOSFET -Eingängen steuert. Bipolare Transistor-basierte Logik (wie z. Ttl) hat keine so hohe Fanout -Kapazität. Diese Isolation erleichtert es den Designern auch, in gewissem Maße die Belastungseffekte zwischen Logikstadien unabhängig zu ignorieren. Dieses Ausmaß wird durch die Betriebsfrequenz definiert: Wenn die Frequenzen zunehmen, nimmt die Eingangsimpedanz der MOSFETs ab.

Analog

Die Vorteile des MOSFET in digitalen Schaltkreisen führen in allen nicht zu Vorherrschaft um Analoge Schaltungen. Die beiden Arten von Schaltkreis stützen sich auf verschiedene Merkmale des Transistorverhaltens. Digitale Schaltkreise wechseln und verbringen die meiste Zeit entweder vollständig oder vollständig aus. Der Übergang von einem zum anderen ist nur in Bezug auf Geschwindigkeit und Ladung von Bedeutung. Analoge Schaltungen hängen vom Betrieb im Übergangsbereich ab, in dem kleine Änderungen an V_gs Kann den Ausgangsstrom (Abfluss) modulieren. Das jfet und Bipolar -Junction -Transistor (BJT) werden für eine genaue Übereinstimmung (von benachbarten Geräten in integrierten Schaltungen) vorgezogen, höher Transkonduktanz und bestimmte Temperaturmerkmale, die die Haltung der Leistung, die mit der Schaltungstemperatur vorhersehbar ist, vereinfachen.

Dennoch werden MOSFETs aufgrund ihrer eigenen Vorteile in vielen Arten von analogen Schaltungen häufig verwendet (Null-Gate-Strom, hohe und einstellbare Ausgangsimpedanz und verbesserte Robustheit gegenüber BJTs, die dauerhaft abgebaut werden können, indem sogar die Emitterbasis leicht abgebaut werden).^[vage] Die Eigenschaften und Leistung vieler analoge Schaltungen können durch Ändern der Größen (Länge und Breite) der verwendeten MOSFETs skaliert werden. Im Vergleich dazu wirkt sich bei bipolaren Transistoren die Größe des Geräts nicht wesentlich auf die Leistung aus. Die idealen Eigenschaften von MOSFETs in Bezug Kondensator ausgeschaltet Analoge Schaltungen praktisch. In ihrem linearen Bereich können MOSFETs als Präzisionswiderstände verwendet werden, die einen viel höheren kontrollierten Widerstand haben können als BJTs. In Hochleistungsschaltungen haben MOSFets manchmal den Vorteil, nicht an zu leiden Thermalausreißer Wie BJTs.^{[zweifelhaft – diskutieren]} Außerdem können MOSFets so konfiguriert werden, dass sie als Kondensatoren durchgeführt werden und Gyratorschaltungen Dadurch können Op-Ampere, die aus ihnen hergestellt werden, als Induktoren erscheinen, wodurch alle normalen analogen Geräte auf einem Chip (mit Ausnahme von Dioden, die sowieso kleiner als ein MOSFET gemacht werden können) vollständig aus MOSFETs gebaut werden können. Dies bedeutet, dass vollständige analoge Schaltungen an einem Siliziumchip in einem viel kleineren Raum und mit einfacheren Herstellungstechniken hergestellt werden können. MOSFETs sind ideal geeignet, um induktive Lasten zu wechseln, da sie gegenüber induktiven Rückschlägen tolerieren.

Einige ICs kombinieren analoge und digitale MOSFET -Schaltkreise auf einem einzigen Mischsignale integrierte Schaltungden benötigten Board -Raum noch kleiner. Dies erzeugt die Notwendigkeit, die analogen Schaltungen von den digitalen Schaltungen auf Chipebene zu isolieren, was zur Verwendung von Isolationsringen und zur Verwendung von Isolationsringen und führt Silizium auf Isolator (SOI). Da MOSFETs mehr Platz benötigen, um eine bestimmte Menge an Strom zu bewältigen als ein BJT, können Fertigungsprozesse BJTs und MOSFETs in ein einzelnes Gerät einbeziehen. Geräte mit gemischter Transistor werden als Bi-FETs (bipolare FETs) bezeichnet, wenn sie nur einen BJT-FET enthalten und Bicmos (bipolare CMOs) Wenn sie komplementäre BJT-FETs enthalten. Solche Geräte haben die Vorteile sowohl der isolierten Gates als auch der höheren Stromdichte.

Analoge Schalter

MOSFET -Analogschalter verwenden das MOSFET, um analoge Signale zu übergeben, wenn sie eingeschaltet sind, und als hohe Impedanz, wenn sie ausgeschaltet werden. Signale fließen in beide Richtungen über einen MOSFET -Schalter. In dieser Anwendung platziert der Abfluss und die Quelle eines MOSFET -Austauschs abhängig von den relativen Spannungen der Quell-/Drain -Elektroden. Die Quelle ist die negativere Seite für ein N-Mos oder die positivere Seite für ein P-Mos. Alle diese Schalter sind begrenzt, welche Signale sie durch ihre Gate-Source-, Gate-Drain- und Quell-Dauer-Spannungen anhalten können. Wenn die Spannung, den Strom oder die Leistungsgrenzen überschreitet, wird der Schalter möglicherweise beschädigt.

Einzeltyp

Dieser analoge Switch verwendet eine einfache MOSFET mit vier terminalem MOSFET von entweder P- oder N-Typ.

Bei einem N-Typ-Schalter wird der Körper mit der negativsten Versorgung (normalerweise GND) angeschlossen und das Gate als Schaltersteuerung verwendet. Immer wenn die Gate -Spannung die Quellspannung um mindestens eine Schwellenspannung überschreitet, leitet das MOSFET. Je höher die Spannung, desto mehr kann der MOSFET leiten. Ein N-MOS-Schalter übergeht alle Spannungen weniger als V_Tor − V_tn. Wenn der Schalter leitet, arbeitet er typischerweise im linearen (oder ohmischen) Betriebsmodus, da die Quell- und Abflussspannungen in der Regel nahezu gleich sind.

Bei einem P-MOS ist der Körper mit der positivsten Spannung verbunden, und das Tor wird zu einem geringeren Potenzial, um den Schalter einzuschalten. Der P-MOS-Schalter übergeht alle Spannungen höher als V_Tor − V_tp (Grenzspannung V_tp ist negativ im Fall von Verbesserungsmodus p-mos).

Dual-Typ (CMOs)

Dieser "komplementäre" oder CMOS-Schaltertyp verwendet einen p-mos und einen n-mos-FET, um den Einschränkungen des Ein-Typ-Schalters entgegenzuwirken. Die FETs haben ihre Abflüsse und Quellen parallel, der Körper des P-Mos ist mit dem hohen Potential verbunden (V_Dd) und der Körper des N-Mos ist mit dem niedrigen Potential verbunden (GND). Um den Schalter einzuschalten, wird das Tor des P-Mos auf das niedrige Potential und das Tor des N-MOS an das hohe Potential angetrieben. Für Spannungen zwischen V_Dd − V_tn und GND − V_tpbeide FETs leiten das Signal; für Spannungen weniger als GND − V_tp, die n-mos leitet allein; und für Spannungen größer als V_Dd − V_tnDie P-Mos leitet allein.

Die Spannungsgrenzen für diesen Schalter sind für beide FETs die Spannungsgrenzen von Gate-Source-, Gate-Drain und Quelldrain. Außerdem ist die P-MOs in der Regel zwei- bis dreimal breiter als die N-MOS, sodass der Schalter in den beiden Richtungen für die Geschwindigkeit ausgeglichen ist.

Tri-State-Schaltung Integriert manchmal einen CMOS-MOSFET-Schalter für den Ausgang, um beim Einschalten einen hoch-ohmischen Ausgang mit voller Reichweite und ein hoch-ohmisches Signal mit mittlerer Ebene zu ermöglichen.

Konstruktion

Tormaterial

Das Hauptkriterium für das Gate -Material ist, dass es gut ist Dirigent. Hoch dotiert Polykristalline Silizium ist ein akzeptabler, aber sicherlich nicht idealer Dirigent und leidet auch an einigen technischen Mängel in seiner Rolle als Standardmaterial. Trotzdem gibt es mehrere Gründe, die die Verwendung von Polysilicium bevorzugen:

1. Das Grenzspannung (und folglich wird der Abfluss zur Quelle auf dem Strömung) durch die modifiziert Arbeitsfuntkion Unterschied zwischen dem Gate -Material und dem Kanalmaterial. Da Polysilicium ein Halbleiter ist, kann seine Arbeitsfunktion durch Anpassung des Typs und der Doping -Ebene moduliert werden. Darüber hinaus, weil Polysilicon das gleiche hat Bandabstand Als zugrunde liegender Siliziumkanal ist es recht einfach, die Arbeitsfunktion zu stimmen, um sowohl für NMOS- als auch für PMOS -Geräte niedrige Schwellenspannungen zu erreichen. Im Gegensatz dazu sind die Arbeitsfunktionen von Metallen nicht leicht zu modulieren, sodass das Tuning der Arbeitsfuntkion erhalten Niedrige Schwellenspannungen (LVT) wird zu einer bedeutenden Herausforderung. Das Erhalten von Geräten mit niedrigem Schwellenwert auf PMOS- und NMOS-Geräten erfordert außerdem manchmal die Verwendung verschiedener Metalle für jeden Gerätetyp. Während bimetallische integrierte Schaltungen (d. H. Ein Metalltyp für Gate -Elektroden von NFETs und eine zweite Art von Metall für Gate -Elektroden von PFETs) nicht häufig sind, sind sie in der Patentliteratur bekannt und bieten einen gewissen Nutzen in Bezug auf die Stimmung der elektrischen Schaltkreise insgesamt insgesamt. elektrische Leistung.
2. Das Siliziumsiio₂ Die Schnittstelle wurde gut untersucht und es ist bekannt, dass sie relativ wenige Mängel aufweisen. Im Gegensatz dazu enthalten viele Grenzflächen für Metall-Inselulator signifikante Niveaus von Defekten Fermi -Level -Pinning, Ladung oder andere Phänomene, die letztendlich die Leistung der Geräte beeinträchtigen.
3. Im MOSFET IC -Herstellung Prozess ist vorzuziehen, das Gate-Material vor bestimmten Hochtemperaturschritten abzulegen, um Besserungstransistoren zu erzielen. Solche Hochtemperaturschritte würden einige Metalle schmelzen und die Metalltypen einschränken, die in einem Metall-Gate-Basis-Prozess verwendet werden können.

Während Polysilicon -Tore seit zwanzig Jahren der De -facto -Standard waren, haben sie einige Nachteile, die zu ihrem wahrscheinlichen zukünftigen Ersatz durch Metalltore geführt haben. Diese Nachteile umfassen:

• Polysilicium ist kein großer Leiter (ungefähr 1000 -mal mehr widerstandsfähiger als Metalle), was die Signalausbreitungsgeschwindigkeit durch das Material reduziert. Der Widerstand kann durch Erhöhen des Dotierungsniveaus gesenkt werden, aber selbst hoch dotiertes Polysilicium ist nicht so leitfähig wie die meisten Metalle. Um die Leitfähigkeit weiter zu verbessern, manchmal ein Hochtemperaturmetall wie Wolfram, Titan, Kobaltund in jüngerer Zeit Nickel wird mit den oberen Schichten des Polysiliciums legiert. Ein solches gemischtes Material heißt Silizium. Die Kombination aus silicidpolysilicium hat bessere elektrische Eigenschaften als Polysilicium allein und schmilzt immer noch nicht in der anschließenden Verarbeitung. Auch die Schwellenspannung ist nicht signifikant höher als bei Polysilicium allein, da sich das Siliziummaterial nicht in der Nähe des Kanals befindet. Der Prozess, bei dem sowohl auf der Gate -Elektrode als auch auf der Quell- und Abflussregionen Silizium gebildet werden, wird manchmal aufgerufen Salizid, selbst ausgerichtete Siliziur.
• Wenn die Transistoren extrem skaliert sind, ist es notwendig, die dielektrische Gate-Schicht sehr dünn zu machen, etwa 1 nm in hochmodernen Technologien. Ein hier beobachtete Phänomen ist das sogenannte Poly -Depletion, wobei eine Depletionsschicht in der Gate -Polysilicon -Schicht neben dem Gate -Dielektrikum gebildet wird, wenn sich der Transistor in der Inversion befindet. Um dieses Problem zu vermeiden, ist ein Metalltor gewünscht. Eine Vielzahl von Metalltoren wie Tantal, Wolfram, Tantalnitrid, und Titannitrid werden verwendet, normalerweise in Verbindung mit Hoch-κ-Dielektrika. Eine Alternative besteht darin, vollständig silicided Polysilicon -Tore zu verwenden, ein Prozess, der als FUSI bekannt ist.

Präsentieren Sie Hochleistungs -CPUs verwenden die Metall -Gate -Technologie zusammen mit Hoch-κ-Dielektrika, eine Kombination bekannt als als Metalltor mit hohem Metall (HKMG). Die Nachteile von Metalltoren werden durch einige Techniken überwunden:^[34]

1. Die Schwellenspannung wird durch die Einbeziehung einer dünnen "Arbeitsfunktionsmetall" -Schicht zwischen dem hoch-κ-Dielektrikum und dem Hauptmetall eingestellt. Diese Schicht ist dünn genug, dass die Gesamtarbeitsfunktion des Tors sowohl durch die Funktionen der Hauptmetall- als auch durch die dünnen Metallarbeitsfunktionen (entweder aufgrund von Legierung während des Tempels oder einfach aufgrund des unvollständigen Screenings durch das dünne Metall beeinflusst wird). Die Schwellenspannung kann somit durch die Dicke der dünnen Metallschicht eingestellt werden.
2. Hoch-κ-Dielektrika sind jetzt gut untersucht und ihre Defekte werden verstanden.
3. Es gibt HKMG -Prozesse, bei denen die Metalle nicht hohe Temperaturdenkeln erfordern. Andere Prozesse wählen Metalle aus, die den Glühschritt überleben können.

Isolator

Da Geräte kleiner werden, werden isolierende Schichten dünner, oft durch Schritte von Schritten Wärmeoxidation oder lokalisierte Oxidation von Silizium (Lokus). Für nanoskalierte Geräte irgendwann Tunneling von Trägern durch den Isolator vom Kanal zur Gate -Elektrode findet statt. Die resultierenden Reduzierung zu reduzieren Leckage Strom kann der Isolator dünner gemacht werden, indem ein Material mit einer höheren dielektrischen Konstante ausgewählt wird. Beachten Sie das, wie Dicke und Dielektrizitätskonstante zusammenhängen Gaußs Gesetz verbindet das Feld mit der Aufladung als:

${\ displayStyle q = \ kappa \ epsilon _ {0} e,}$

mit Q = Ladungsdichte, κ = Dielektrizitätskonstante, ε₀ = Permittivität des leeren Raums und E = elektrisches Feld. Aus diesem Gesetz kann die gleiche Ladung im Kanal in einem niedrigeren Feld aufrechterhalten werden, das κ erhöht wird. Die Spannung am Tor ist gegeben durch:

$oder {Ins}}} {\ kappa \ epsilon _ {0}}},},}$

mit V_G = Gatespannung, V_CH = Spannung an der Kanalseite des Isolators und t_Ins = Isolatordicke. Diese Gleichung zeigt, dass die Gate -Spannung nicht zunimmt, wenn die Isolatorstärke zunimmt, vorausgesetzt t_Ins / κ = Konstante (siehe Artikel über Hoch-κ-Dielektrika für Details und den Abschnitt in diesem Artikel zu Gate-Oxid-Leckage).

Der Isolator in einem MOSFET ist ein Dielektrikum, das auf jeden Fall Siliziumoxid sein kann, gebildet von durch Lokus Aber viele andere dielektrische Materialien werden verwendet. Der generische Begriff für das Dielektrikum ist Gate -Dielektrikum, da der Dielektrikum direkt unter der Gateelektrode und über dem Kanal des MOSFET liegt.

Junction Design

Quelle zu Körper und Abfluss zu Körper Übergänge sind das Objekt von viel Aufmerksamkeit aufgrund von drei Hauptfaktoren: ihr Design beeinflusst die Strom Spannung (I-v) Eigenschaften des Geräts, Senkung des Ausgangswiderstandes und auch die Geschwindigkeit des Geräts durch den Belastungseffekt der Übergang Kapazitätenund schließlich die Komponente der Stand-by-Leistungsdissipation aufgrund von Übergangsleckagen.

MOSFET mit flachen Übergangsverlängerungen, erhöhten Quellen- und Abfluss- und Halo -Implantat. Erhöhte Quelle und Abfluss vom Tor durch Oxid -Abstandshalter getrennt

Die abfließende Barriereabsenkung der Schwellenspannung und Kanallängenmodulation Auswirkungen auf I-v Die Kurven werden durch die Verwendung von flachen Übergangsverlängerungen reduziert. Zusätzlich, Heiligenschein Dotierung kann verwendet werden, dh die Zugabe von sehr dünn schwer dotierten Regionen des gleichen Dotierungstyps wie der Körper gegen die Verbindungswände, um das Ausmaß von zu begrenzen Depletionsregionen.^[35]

Die kapazitiven Effekte werden durch die Verwendung erhöhter Quellen- und Drain -Geometrien begrenzt, die den größten Teil des Kontaktbereichs dick dielektrisch anstelle von Silizium umgehen.^[36]

Diese verschiedenen Merkmale des Übergangsdesigns werden gezeigt (mit künstlerische Lizenz) in der Figur.

Skalierung

Trend der Intel -CPU -Transistor -Torlänge

MOSFET-Version von Gain-Boosted Stromspiegel; M₁ und M₂ sind im aktiven Modus, während m₃ und M₄ sind im ohmischen Modus und verhalten Sie sich wie Widerstände. Der operative Verstärker bietet Feedback, das einen hohen Ausgangswiderstand beibehält.

In den letzten Jahrzehnten wurde das MOSFET (wie für die digitale Logik verwendet) immer wieder in Größe gesenkt. Typische MOSFET -Kanallängen waren einmal mehrere MikrometernAber moderne integrierte Schaltkreise enthalten MOSFETs mit Kanallängen von Zehn Nanometern. Robert Dennardarbeitet an Skalierungstheorie war entscheidend, als er erkannte, dass diese anhaltende Reduzierung möglich war. Intel begann Ende 2009 mit der Produktion eines Prozesses mit einer Merkmalsgröße von 32 nm (wobei der Kanal noch kürzer ist) ITRS,^[37] Das setzt das Tempo für die MOSFET -Entwicklung. Historisch gesehen sind die Schwierigkeiten bei der Verringerung der Größe des MOSFET mit dem Herstellungsprozess für Halbleitervorrichtung, der Verwendung sehr niedriger Spannungen und mit einer schlechteren elektrischen Leistung in Verbindung gebracht, die eine Schaltungsrede und Innovation erfordern (kleine MOSFETs ).

Kleinere MOSFETs sind aus mehreren Gründen wünschenswert. Der Hauptgrund, Transistoren kleiner zu machen, besteht darin, immer mehr Geräte in einem bestimmten Chipbereich zu packen. Dies führt zu einem Chip mit der gleichen Funktionalität in einem kleineren Bereich oder Chips mit mehr Funktionen im gleichen Bereich. Da die Herstellungskosten für a Halbleiterwafer sind relativ fest, die Kosten pro integrierter Schaltkreise hängen hauptsächlich mit der Anzahl der Chips zusammen, die pro Wafer hergestellt werden können. Daher ermöglichen kleinere ICs mehr Chips pro Wafer, wodurch der Preis pro Chip reduziert wird. In den letzten 30 Jahren wurde die Anzahl der Transistoren pro Chip alle 2 bis 3 Jahre verdoppelt, sobald ein neuer Technologieknoten eingeführt wurde. Zum Beispiel die Anzahl der MOSFETs in einem in a hergestellten Mikroprozessor 45 nm Technologie kann doppelt so viele sein wie in einem 65 nm Chip. Diese Verdoppelung der Transistordichte wurde erstmals von beobachtet Gordon Moore 1965 und allgemein bezeichnet als als Moores Gesetz.^[38] Es wird auch erwartet, dass kleinere Transistoren schneller wechseln. Ein Ansatz zur Größenreduktion ist beispielsweise eine Skalierung des MOSFET, bei dem alle Geräteabmessungen proportional reduziert werden müssen. Die Hauptgerätabmessungen sind die Kanallänge, die Kanalbreite und die Oxiddicke. Wenn sie durch gleiche Faktoren skaliert werden, ändert sich der Transistor -Kanalwiderstand nicht, während die Gate -Kapazität durch diesen Faktor geschnitten wird. Daher die RC -Verzögerung der Transistorskalen mit einem ähnlichen Faktor. Während dies bei den älteren Technologien traditionell der Fall war, führt die Verringerung der Transistorabmessungen für die modernste MOSFETS-Reduktion nicht notwendigerweise zu einer höheren Chip-Geschwindigkeit, da die Verzögerung aufgrund von Verbindungen erheblicher ist.

MOSFETs mit Kanallängen produzieren, die viel kleiner als a Mikrometer ist eine Herausforderung, und die Schwierigkeiten bei der Herstellung von Halbleitervorrichtungen sind immer ein begrenzender Faktor für die Weiterentwicklung der integrierten Schaltungstechnologie. Obwohl Prozesse wie z. Ald Haben Sie eine verbesserte Herstellung für kleine Komponenten, die geringe Größe des MOSFET (weniger als ein paar Zehn Nanometer) hat zu betrieblichen Problemen geführt:

Höhere Unterschwellenleitung

Wenn MOSFET -Geometrien schrumpfen, muss die auf das Tor angewendete Spannung reduziert werden, um die Zuverlässigkeit aufrechtzuerhalten. Um die Leistung aufrechtzuerhalten, muss auch die Schwellenspannung des MOSFET reduziert werden. Da die Schwellenspannung verringert wird, kann der Transistor nicht von der vollständigen Ausschaltung umgeschaltet werden, um mit der begrenzten Spannungsschwung abzuschließen. Das Schaltungsdesign ist ein Kompromiss zwischen starkem Strom in der an Fall und niedriger Strom in der aus Fall, und die Anwendung bestimmt, ob sie einen gegenüber dem anderen bevorzugen. Unterschwellen-Leckage (einschließlich Unterbrechungsleitung, Gate-Oxid-Leckage und Reverse-vorgespanntes Junction-Leckage), der in der Vergangenheit ignoriert wurde, können nun über die Hälfte des gesamten Stromverbrauchs moderner Hochleistungs-VLSI-Chips konsumieren.^[39][40]

Erhöhte Gate-Oxid-Leckage

Das Gateoxid, das als Isolator zwischen Gate und Kanal dient, sollte so dünn wie möglich gemacht werden, um die Kanalleitfähigkeit und -leistung zu erhöhen, wenn sich der Transistor eingeschaltet hat, und die Unterschwellenlecks beim Ausschalten des Transistors zu verringern. Mit Strom -Gate -Oxiden mit einer Dicke von etwa 1,2 jedochnm (was in Silizium ~ 5 istAtome dick) die Quantenmechanik Phänomen von Elektronentunneln tritt zwischen Gate und Kanal auf, was zu einem erhöhten Stromverbrauch führt. Siliciumdioxid wurde traditionell als Gate -Isolator verwendet. Siliziumdioxid hat jedoch eine bescheidene Dielektrizitätskonstante. Durch Erhöhen der Dielektrizitätskonstante des Gate -Dielektrikums ermöglicht die Aufrechterhaltung einer hohen Kapazität (Kapazität ist proportional zur Dielektrizitätskonstante und umgekehrt proportional zur dielektrischen Dicke). Alles andere gleich, eine höhere dielektrische Dicke reduziert die Quantentunnel Strom durch das Dielektrikum zwischen dem Tor und dem Kanal. Isolatoren, die eine größere haben Dielektrizitätskonstante als Siliziumdioxid (bezeichnet als als Hoch-κ-Dielektrika), wie z. B. Metall -Silikate der Gruppe IVB, z. Hafnium und Zirkonium Silikate und Oxide werden verwendet, um das Gate -Leckage vom 45 -Nanometer -Technologieknoten zu verringern. Andererseits ist die Barrierehöhe des neuen Gate -Isolators eine wichtige Überlegung; der Unterschied in Leitungsband Energie zwischen dem Halbleiter und dem Dielektrikum (und dem entsprechenden Unterschied in Valenzband Energie) beeinflusst auch den Leckstromniveau. Für das traditionelle Toroxid, Siliziumdioxid, beträgt die erstere Barriere ungefähr 8 ev. Bei vielen alternativen Dielektrika ist der Wert signifikant niedriger und neigt dazu, den Tunnelstrom zu erhöhen und den Vorteil einer höheren Dielektrizitätskonstante etwas zu negieren. Die maximale Gate-Source-Spannung wird durch die Stärke des elektrischen Feldes bestimmt, das durch das Gate-Dielektrikum aufrechterhalten werden kann, bevor ein erheblicher Leckagen auftritt. Wenn das isolierende Dielektrikum dünner wird, steigt die elektrische Feldstärke für eine feste Spannung an. Dies erfordert die Verwendung niedrigerer Spannungen mit dem dünneren Dielektrikum.

Erhöhtes Junction -Leckage

Um Geräte kleiner zu machen, ist das Junction -Design komplexer geworden, was zu höher führt Doping Levels, flachere Kreuzungen, "Halo" -Doping und so weiter,^[41][42] Alle, um die durch Drain induzierte Barriere zu verringern (siehe Abschnitt ein Junction Design). Um diese komplexen Verbindungen an Ort und Stelle zu halten, müssen die Tempelschritte früher zum Entfernen von Schäden und elektrisch aktiven Defekten eingeschränkt werden^[43] Erhöhung der Junction -Leckage. Eine schwerere Dotierung ist auch mit dünneren Erschöpfungsschichten und mehr Rekombinationszentren verbunden, die auch ohne Gitterschäden zu einem erhöhten Leckstrom führen.

Drain-induzierte Barriereabsenkung (Dibl) und V_T Abrollen

Wegen dem KurzkanaleffektDie Kanalbildung wird vom Tor nicht vollständig durchgeführt, aber jetzt beeinflusst der Abfluss und die Quelle auch die Kanalbildung. Wenn die Kanallänge abnimmt, kommen die Abbauregionen der Quelle und des Abflusses näher beieinander und machen die Schwellenspannung (V_T) eine Funktion der Länge des Kanals. Das nennt man V_T Abrollen. V_T wird auch zur Funktion von Abfluss zur Quellspannung V_Ds. Wenn wir das erhöhen V_Ds, die Verarmungsregionen steigen in der Größe und eine beträchtliche Menge an Ladung wird durch die abgebaut V_Ds. Die zur Bildung des Kanals erforderliche Gatespannung wird dann gesenkt, und damit die V_T nimmt mit einer Zunahme von ab V_Ds. Dieser Effekt wird als abfließende induzierte Barrieresensabsenkung (DIBL) bezeichnet.

Niedrigerer Ausgangswiderstand

Für den analogen Betrieb erfordert eine gute Verstärkung eine hohe MOSFET-Ausgangsimpedanz, was bedeutet, dass der MOSFET-Strom nur geringfügig mit der angelegten Drain-to-Source-Spannung variieren sollte. Da Geräte kleiner werden, konkurriert der Einfluss des Abflusses aufgrund der wachsenden Nähe dieser beiden Elektroden erfolgreicher mit dem des Tores, wodurch die Empfindlichkeit des MOSFET -Stroms gegenüber der Abflussspannung erhöht wird. Um der daraus resultierenden Abnahme des Ausgangswiderstandes entgegenzuwirken, werden Schaltkreise komplexer, entweder durch mehr Geräte, zum Beispiel die Kaskode und Kaskadenverstärker, oder durch Rückkopplungsschaltung verwendet OperationsverstärkerZum Beispiel eine Schaltung wie diese in der angrenzenden Abbildung.

Niedrigere Transkonduktanz

Das Transkonduktanz des MOSFET entscheidet seinen Gewinn und ist proportional zu Loch oder Elektronenmobilität (je nach Gerätetyp), zumindest für niedrige Abflussspannungen. Wenn die MOSFET -Größe verringert wird, steigen die Felder im Kanal und die Dotierstoffverunreinigungsniveaus. Beide Veränderungen verringern die Mobilität der Träger und damit die Transkonduktanz. Wenn die Kanallängen ohne proportionale Verringerung der Abflussspannung verringert werden und das elektrische Feld im Kanal erhöht werden, ist das Ergebnis die Geschwindigkeitssättigung der Träger, die den Strom und die Transkonduktanz begrenzt.

Kapazität mit Verbindungen

Traditionell war die Schaltzeit ungefähr proportional zur Torkapazität von Toren. Da Transistoren jedoch kleiner werden und mehr Transistoren auf den Chip platziert werden, Kapazität mit Verbindungen (Die Kapazität der Metallschichtverbindungen zwischen verschiedenen Teilen des Chips) wird zu einem großen Prozentsatz der Kapazität.^[44][45] Signale müssen durch die Verbindungsverbindung reisen, was zu einer erhöhten Verzögerung und einer geringeren Leistung führt.

Hitzeproduktion

Die ständig steigende Dichte von MOSFETs auf einem integrierten Schaltkreis führt zu Problemen mit erheblicher lokalisierter Wärmeerzeugung, die den Betrieb des Stromkreises beeinträchtigen können. Schaltkreise arbeiten bei hohen Temperaturen langsamer und haben eine verringerte Zuverlässigkeit und kürzere Lebensdauer. Für viele integrierte Schaltkreise, einschließlich Mikroprozessoren, sind jetzt Kühlkörper und andere Kühlgeräte und -methoden erforderlich. Power MOSFets sind gefährdet Thermalausreißer. Wenn der Widerstand des Stadiums mit Temperatur steigt, steigt der Stromverlust entsprechend an, wenn die Last ungefähr eine konstante Stromlast ist, was eine weitere Wärme erzeugt. Wenn der Kühlkörper ist nicht in der Lage, die Temperatur niedrig genug zu halten, die Übergangstemperatur kann schnell und unkontrolliert steigen, was zu einer Zerstörung des Geräts führt.

Prozessvariationen

Da die MOSFETs kleiner werden, wird die Anzahl der Atome im Silizium, die viele Eigenschaften des Transistors erzeugen, weniger, so dass die Kontrolle der Dotiermittelzahlen und der Platzierung unberechenbarer ist. Während der Chipherstellung beeinflussen zufällige Prozessvariationen alle Transistorabmessungen: Länge, Breite, Übergangstiefen, Oxiddicke usw.und werden ein größerer Prozentsatz der Gesamttransistorgröße, wenn der Transistor schrumpft. Die Transistormerkmale werden weniger sicher, statistischer. Die zufällige Natur der Herstellung bedeutet, dass wir nicht wissen, welches Beispiel MOSFETs tatsächlich in einem bestimmten Fall der Schaltung enden werden. Diese Unsicherheit erzwingt ein weniger optimales Design, da das Design für eine Vielzahl möglicher Komponenten -MOSFETs funktionieren muss. Sehen Prozessvariation, Design für die Herstellung, Zuverlässigkeitstechnik, und Statistische Prozess Kontrolle.^[46]

Modellierung Herausforderungen

Moderne ICs sind computersimuliert mit dem Ziel, Arbeitsschaltungen von der allerersten hergestellten Menge zu erhalten. Wenn Geräte miniaturisiert sind, macht es die Komplexität der Verarbeitung schwierig, genau vorherzusagen, wie die endgültigen Geräte aussehen, und die Modellierung physikalischer Prozesse wird ebenfalls schwieriger. Darüber hinaus erfordern mikroskopische Variationen in der Struktur, die einfach auf die probabilistische Natur von Atomprozessen zurückzuführen sind, statistische (nicht nur deterministische) Vorhersagen. Diese Faktoren kombinieren sich, um eine angemessene Simulation zu machen und "das erste Mal rechts rechts" zu erzeugen.

Andere Arten

Dual-Gate

A Flossen

Das Dual-Gate-MOSFET hat a Tetrode Konfiguration, wobei beide Gates den Strom im Gerät steuern. Es wird üblicherweise für kleine Signalgeräte in Funkfrequenzanwendungen verwendet Miller -Effekt, ersetzen zwei getrennte Transistoren in Kaskode Aufbau. Andere übliche Verwendungen in HF -Schaltungen umfassen Verstärkungssteuerung und Mischung (Frequenzumwandlung). Das Tetrode Die Beschreibung repliziert zwar genau, aber die Vakuumrohr-Tetrode nicht repliziert. Vakuumrohr-Tetrodien unter Verwendung eines Bildschirmgitters zeigen eine viel niedrigere Gitterplattenkapazität und eine viel höhere Ausgangsimpedanz- und Spannungsgewinne als Trioden-Vakuumröhrchen. Diese Verbesserungen sind üblicherweise eine Größenordnung (10 -mal) oder erheblich mehr. Tetroden-Transistoren (ob bipolarer Übergang oder Feldeffekt) weisen keine Verbesserungen eines solchen großen Grades auf.

Das Flossen ist ein Doppelgate Silizium-auf-Insifer Geräte, eine von einer Reihe von Geometrien, die eingeführt werden, um die Auswirkungen kurzer Kanäle zu mildern und die Absenkung der abflüssigen induzierten Barriere zu verringern. Das Flosse Bezieht sich auf den schmalen Kanal zwischen Quelle und Abfluss. Eine dünne isolierende Oxidschicht auf beiden Seiten der Flosse trennt sie vom Tor. SOI -Finfetten mit einem dicken Oxid über der Flosse werden genannt Doppelgate und diejenigen mit einem dünnen Oxid oben sowie an den Seiten werden genannt Dreifachgate Flossen.^[47][48]

Depletion-Mode

Es gibt Depletion-Mode MOSFET -Geräte, die weniger häufig verwendet werden als der Standard Verbesserungsmodus Geräte bereits beschrieben. Dies sind MOSFET -Geräte, die dotiert werden, so dass ein Kanal selbst ohne Spannung von Gate zu Quelle existiert. Um den Kanal zu steuern, wird eine negative Spannung auf das Gate (für ein N-Kanal-Gerät) angewendet, das den Kanal abbricht, wodurch der Stromfluss durch das Gerät reduziert wird. Im Wesentlichen entspricht das Depletion-Mode-Gerät a normalerweise geschlossen (Ein) Schalter, während das Verbesserungsmodusgerät a entspricht a Normalerweise offen (Ausschalter.^[49]

Wegen ihrer Tiefe Rauschfigur in dem Rf Region und besser gewinnenDiese Geräte werden oft bevorzugt Bipolare in HF Frontends wie in Fernseher Sets.

Depletion-Mode-MOSFET-Familien umfassen BF960 von Siemens und Telefunkelnund der BF980 in den 1980er Jahren von Philips (später werden NXP -Halbleiter), deren Derivate noch in verwendet werden in Agc und rf Rührgerät Frontends.

Metall-Isulator-Sämiener-Feld-Effekt-Transistor (Fehlfet)

Metall-INSOSL denLing-Semiconductor Fieldeffect-Transistor,^[50][51][52] oder Fehlfet, ist ein allgemeinerer Begriff als Mosfet und ein Synonym für Isolier-Gate-Feld-Effekt-Transistor (IGFET). Alle MOSFETs sind Fehlfetze, aber nicht alle Fehlfetze sind MOSFETs.

Der dielektrische Gate -Isolator in einer Fehlfette ist Siliciumdioxid In einem MOSFET, aber auch andere Materialien können verwendet werden. Das Gate Dielectric liegt direkt unter dem Torelektrode und über dem Kanal der Fehlfette. Der Begriff Metall wird historisch für das Tormaterial verwendet, obwohl es jetzt normalerweise ist hoch dotiert Polysilicium oder ein anderer Nicht-Metal.

Isolatortypen können sein:

• Siliziumdioxid in MOSFETs
• Organische Isolatoren (z. B. undotierte Trans-Polyacetylen; Cyanoethyl Pullulan, CEP^[53]) für FETS auf Bio-Basis.^[52]

NMOS -Logik

Für Geräte gleicher Stromantriebsfunktionen können N-Kanal-MOSFETs aufgrund von P-Kanal-Ladungsträgern (P-Kanal-MOSFETs (P-Kanal-MOSFetsLöcher) niedriger Mobilität als n-Kanal-Gebühren-Träger (Elektronen) und nur eine Art von MOSFET auf einem Silizium -Substrat zu erzeugen, ist billiger und technisch einfacher. Dies waren die treibenden Prinzipien bei der Gestaltung von NMOS -Logik Dies verwendet N-Kanal-MOSFETs ausschließlich. Vernachlässigung jedoch LeckstromIm Gegensatz zur CMOS -Logik verbraucht die NMOS -Logik auch dann Strom, selbst wenn kein Umschalter stattfindet. Mit Fortschritten in der Technologie verdrängte die CMOS-Logik Mitte der 1980er Jahre die NMOS-Logik, um zum bevorzugten Prozess für digitale Chips zu werden.

Power MOSFET

Querschnitt eines Leistungsmosfets mit quadratischen Zellen. Ein typischer Transistor besteht aus mehreren tausend Zellen

Power MOSFets eine andere Struktur haben.^[54] Wie bei den meisten Leistungsgeräten ist die Struktur vertikal und nicht planar. Mit einer vertikalen Struktur ist es dem Transistor möglich, sowohl hohe Blockierungsspannung als auch hohen Strom aufrechtzuerhalten. Die Spannungsbewertung des Transistors ist eine Funktion des Dotierens und der Dicke des N-Epitaxial Schicht (siehe Querschnitt), während die Strombewertung eine Funktion der Kanalbreite ist (je breiter der Kanal, desto höher der Strom). In einer planaren Struktur sind die Strom- und Breakdown -Spannungsbewertungen beide eine Funktion der Kanalabmessungen (Breite und Länge des Kanals), was zu einer ineffizienten Verwendung des "Siliziumgebiets" führt. Mit der vertikalen Struktur ist der Komponentenbereich ungefähr proportional zu dem Strom, den sie erhalten kann, und die Komponentendicke (eigentlich die N-Epitaxialschichtdicke) ist proportional zur Breakdown-Spannung.^[55]

Leistungsmosfets mit lateraler Struktur werden hauptsächlich in High-End-Audioverstärkern und Hochleistungs-PA-Systemen verwendet. Ihr Vorteil ist ein besseres Verhalten im gesättigten Bereich (entsprechend der linearen Region eines bipolaren Transistors) als die vertikalen MOSFETs. Vertikale MOSFETs sind für das Schalten von Anwendungen ausgelegt.^[56]

Doppel-Diffused Metalloxid-Sämiewerk (DMOs)

Es gibt Ldmos (laterales doppeltes Metalloxid-Halbleiter) und Vdmos (vertikales doppeltes Metalloxid-Halbleiter). Die meisten Strommosfets werden mit dieser Technologie hergestellt.

Strahlungsgehärtetes By-Design (RHBD)

Semiconductor-Submikrometer und Nanometer elektronische Schaltkreise sind das Hauptanliegen für den Betrieb innerhalb der normalen Toleranz in hart Strahlung Umgebungen wie Weltraum. Einer der Designansätze für die Herstellung von a strahlungsgehärtetes durch-design (RHBD) Gerät ist eingeschlossener Layout-Transistor (ELT). Normalerweise umgibt das Tor des MOSFET den Abfluss, der in der Mitte des ELT platziert ist. Die Quelle des MOSFET umgibt das Tor. Ein weiterer RhBD-MOSFET heißt H-Gate. Beide Transistoren haben in Bezug auf Strahlung einen sehr geringen Leckstrom. Sie sind jedoch groß und nehmen mehr Platz auf Silizium als ein Standard -MOSFET. Bei älteren STI -Konstruktionen (flache Grabenisolierung) verursachen Strahlungschläge in der Nähe des Siliziumoxidbereichs die Kanalinversion an den Ecken des Standard -MOSFET aufgrund der Ansammlung von Strahlung induzierten Ladungen. Wenn die Ladungen groß genug sind, beeinflussen die akkumulierten Ladungen STI -Oberflächenkanten entlang des Kanals in der Nähe der Kanalschnittstelle (Gate) des Standard -MOSFET. Somit erfolgt die Inversion des Gerätekanals entlang der Kanalkanten, und das Gerät erstellt einen Off-State-Leckagepfad, wodurch das Gerät eingeschaltet wird. Die Zuverlässigkeit von Schaltungen nimmt sich also stark ab. Das ELT bietet viele Vorteile. Diese Vorteile beinhalten die Verbesserung von Verlässlichkeit durch Reduzierung der unerwünschten Oberflächeninversion an den Gate -Kanten, die im Standard -MOSFET auftreten. Da die Gatekanten in ELT eingeschlossen sind, gibt es keine Gateoxidkante (STI an der Gate-Grenzfläche) und daher wird der Transistor-Off-State-Leckage sehr reduziert. Mikroelektronische Schaltkreise mit geringer Leistung, einschließlich Computern, Kommunikationsgeräten und Überwachungssystemen in Weltraum-Shuttle und Satelliten, unterscheiden sich sehr von dem, was auf der Erde verwendet wird. Sie sind Strahlung (Hochgeschwindigkeitsatompartikel wie Proton und Neutron, Sonneneruption Dissipation der magnetischen Energie im Raum der Erde, energisch kosmische Strahlung wie Röntgen, Gamma Ray usw.) Tolerante Schaltungen. Diese speziellen Elektronik werden durch die Anwendung verschiedener Techniken mit RHBD-MOSFETs entworfen, um sichere Raumfahrten und sichere Raumwände von Astronauten zu gewährleisten.

Siehe auch

• Schwimmend-gate MOSFET
• BSIM
• GGNMOS
• Transistor mit hoher Elektronenmobilität
• Polysilicon Depletion -Effekt
• Transistormodell
• Intrinsische Diode

Verweise

Externe Links

• Wie Halbleiter und Transistoren funktionieren (MOSFETs) Wecanfigurethisout.org
• "Verständnis von Power MOSFET -Datenblattparametern - Nexperia PDF -Anwendung Hinweis An11158" (PDF).
• "Eine Einführung in MOSFETs mit Depletion-Mode". Archiviert von das Original am 28. September 2008.
• "Power Mosfets".
• "Kriterien für eine erfolgreiche Auswahl von IGBT- und MOSFET -Modulen". Archiviert von das Original Am 2012-11-12. Abgerufen 2018-12-16.
• "MOSFET -Prozess Schritt für Schritt". Archiviert von das Original am 2009-08-22. Abgerufen 2016-02-06. Ein Blitzschlag, der den Herstellungsprozess eines MOSFET im Detail zeigt
• "MOSFET -Rechner". Archiviert von das Original am 2008-05-27. Abgerufen 2008-06-03.
• "Fortgeschrittene MOSFET -Probleme". ECEE.COLORADO.EDU. 27. November 2010.
• "MOSFET Applet".
• Nicolai, Ulrich; Reimann, Tobias; Petzoldt, Jürgen; Lutz, Josef (1998). Anwendungshandbuch IGBT- und MOSFET -Leistungsmodule (1. Aufl.). Isle Verlag. ISBN 978-3-932633-24-9. Archiviert von das Original am 2. März 2012.
• Wintrich, Arendt; Nicolai, Ulrich; Tursky, Werner; Reimann, Tobias (2011). PDF-Version (PDF) (2. Aufl.). Nürnberg: Semikron. ISBN 978-3-938843-66-6. Archiviert von das Original (PDF) am 3. September 2013.
• "MIT Open Courseware 6.002 - Frühjahr 2007".
• "MIT Open Courseware 6.012 - Herbst 2009".
• "Georgia Tech BJT und FET -Folien".
• "CircuitDesign: MOS -Diffusionsparasitik".
• Mark Lundstrom, Mark Lundstrom (2008). "Kurs auf Physik nanoskaliger Transistoren". {{}}: Journal zitieren erfordert |journal= (Hilfe)
• Dr. Lundstrom (2005). "Anmerkungen zu ballistischen Mosfets". {{}}: Journal zitieren erfordert |journal= (Hilfe)