Logiksynthese

Im Technische Informatik, Logiksynthese ist ein Prozess, durch den eine abstrakte Spezifikation der gewünschten Schaltkreis Verhalten, normalerweise bei Übertragungsstufe Register (RTL) wird in eine Entwurfsimplementierung in Bezug auf verwandelt Logik -Tore, normalerweise durch a Computer Programm genannt Synthese -Tool. Häufige Beispiele für diesen Prozess sind die Synthese von Designs Hardware -Beschreibung Sprachen, einschließlich VHDL und Verilog.[1] Einige Synthesewerkzeuge erzeugen Bitstreams zum Programmierbare Logikgeräte wie zum Beispiel Freunde oder Fpgas, während andere auf die Schaffung von abzielen Asics. Die logische Synthese ist ein Aspekt von elektronische Designautomatisierung.

Geschichte der logischen Synthese

Die Wurzeln der Logiksynthese können auf die Behandlung von Logik durch zurückgeführt werden George Boole (1815 bis 1864), in dem, was heute bezeichnet wird boolsche Algebra. 1938, Claude Shannon zeigte, dass die zweiwertigen boolsche Algebra kann den Betrieb von Schaltkreisen beschreiben. Früher, Logikdesign involviert das Manipulieren der Wahrheitstabelle Darstellungen als Karnaugh Maps. Die Karnaugh-kartenbasierte Minimierung der Logik wird durch eine Reihe von Regeln geleitet, wie Einträge in den Karten kombiniert werden können. Ein menschlicher Designer kann normalerweise nur mit Karnaugh -Karten arbeiten, die bis zu vier bis sechs Variablen enthalten.

Der erste Schritt zur Automatisierung von logische Minimierung war die Einführung der Quine -McCluskey -Algorithmus Das könnte auf einem Computer implementiert werden. Diese genaue Minimierungstechnik stellte den Begriff der Prime -Implikanten und Mindestkostenabdeckungen vor, die zum Eckpfeiler von werden würden zweistufige Minimierung. Heutzutage desto viel effizienter Espresso Heuristic Logic Minimizer ist zum Standardwerkzeug für diesen Vorgang geworden.[Benötigt Update] Ein weiterer Bereich der frühen Forschung war die staatliche Minimierung und Codierung von Finite-State-Maschinen (FSMS), eine Aufgabe, die der Fluch der Designer war. Die Anwendungen für die Logiksynthese liegen hauptsächlich in digitalem Computerdesign. Somit, IBM und Bell Labs spielte eine zentrale Rolle bei der frühen Automatisierung der logischen Synthese. Die Entwicklung von Diskrete Logik Komponenten zu Programmierbare Logikarrays (PLAS) beschleunigte die Notwendigkeit einer effizienten zweistufigen Minimierung, da die Minimierung von Begriffen in einer zweistufigen Darstellung den Bereich in einer PLA verringert.

Zweistufige Logikkreise sind jedoch in a Sehr große Integration (VLSI) Design; Die meisten Designs verwenden mehrere Logikebenen. Tatsächlich ist fast jede Schaltungsdarstellung in RTL oder Verhaltensbeschreibung eine mehrstufige Darstellung. Ein frühes System, das zum Entwerfen von Multilevel -Schaltungen verwendet wurde, war LSS von IBM. Es wurde lokale Transformationen verwendet, um die Logik zu vereinfachen. Die Arbeiten an LSS und dem Yorktown Silicon Compiler haben in den 1980er Jahren schnelle Forschungsfortschritte in der Logiksynthese ausgelöst. Mehrere Universitäten haben dazu beigetragen, dass ihre Forschung der Öffentlichkeit zur Verfügung gestellt wurde, insbesondere SIS von SIS aus Universität von Kalifornien, Berkeley, Raspe von Universität von California, Los Angeles und mutig von Universität Colorado, Boulder. Innerhalb eines Jahrzehnts wandelte die Technologie in Produkte für kommerzielle Logik -Synthese -Produkte, die von Electronic Design Automation Companies angeboten wurden.

Logikelemente

Logikdesign ist ein Schritt im Standard -Entwurfszyklus, in dem die funktionelles Design von einem elektronische Schaltung wird in die Darstellung umgewandelt, die erfasst logische Operationen, Rechenoperationen, Steuerflussusw. Eine häufige Ausgabe dieses Schritts ist RTL Beschreibung. Logikdesign folgt üblicherweise von der Schaltungsdesign Schritt. In modern elektronische Designautomatisierung Teile des logischen Designs können mithilfe automatisiert werden hochrangige Synthese Tools basierend auf der Verhaltensbeschreibung der Schaltung.[2]

Verschiedene Darstellungen von Booleschen Operationen

Logische Operationen bestehen normalerweise aus booleschen und, OR, XOR- und NAND -Operationen, und sind die grundlegendsten Formen von Operationen in einem elektronischen Schaltkreis. Arithmetische Operationen werden normalerweise unter Verwendung von Logikoperatoren implementiert.

Synthese auf hoher Ebene oder Verhaltenssynthese

Hauptartikel: Hochrangige Synthese

Mit dem Ziel, die Produktivität der Designer zu steigern, haben die Forschungsbemühungen zur Synthese von Schaltkreisen, die auf Verhaltensebene festgelegt wurden, zur Entstehung kommerzieller Lösungen im Jahr 2004 geführt.[3] die für komplexes ASIC- und FPGA -Design verwendet werden. Diese Tools synthetisieren automatisch, die Schaltkreise unter Verwendung von Sprachen auf hoher Ebene wie ANSI C/C ++ oder Systemc, zu einer RTL-Spezifikation (Registerübertragung), die als Eingabe in einen logischen Synthese-Durchfluss auf Gate-Ebene verwendet werden kann.[3] Unter Verwendung der hochrangigen Synthese, auch als ESL-Synthese bekannt Verilog oder VHDL, wobei ein Ausführungsthread mehrere Lesevorgänge in eine Variable innerhalb eines Taktzyklus erstellen kann. Diese Zuweisungsentscheidungen wurden bereits getroffen.

Multi-Level-Logikminimierung

Siehe auch: Logische Optimierung und Schaltungsminimierung

Typische praktische Implementierungen einer Logikfunktion verwenden ein mehrstufiges Netzwerk von Logikelementen. Ausgehend von einer RTL -Beschreibung eines Designs konstruiert das Synthese -Tool eine entsprechende Mehrebene Boolean Network.

Als nächstes wird dieses Netzwerk anhand mehrerer technologisch unabhängiger Techniken optimiert, bevor technologiebeheuerte Optimierungen durchgeführt werden. Die typische Kostenfunktion bei technologischunabhängigen Optimierungen ist insgesamt wörtlich Anzahl der berücksichtigten Darstellung der Logikfunktion (die recht gut mit dem Schaltungsbereich korreliert).

Schließlich verwandelt sich die technologielendige Optimierung in einer bestimmten Technologie in ein Netzwerk von Toren in ein technologisch unabhängiges Schaltkreis. Die einfachen Kostenschätzungen werden durch konkrete, implementierungsgetriebene Schätzungen während und nach der Technologiezuordnung ersetzt. Die Zuordnung wird durch Faktoren wie die verfügbaren Gates (Logikfunktionen) in der Technologiebibliothek, die Antriebsgrößen für jedes Gate und die Verzögerung eingeschränkt. Energieund Flächeneigenschaften jedes Tores.

Siehe auch

Verweise

  1. ^ "Synthese: Verilog zu Gates" (PDF).
  2. ^ Naveed A. Sherwani (1999). Algorithmen für VLSI Physical Design Automation (3. Aufl.). KLUWER Academic Publishers. p. 4. ISBN 978-0-7923-8393-2.
  3. ^ a b Eetimes: Synthese-Rollouts auf hoher Ebene ermöglichen ESL[Permanent Dead Link]
  • Elektronische Designautomatisierung für integrierte Schaltkreise Handbuch, von Lavagno, Martin und Scheffer, ISBN0-8493-3096-3 Eine Übersicht über den Bereich von Elektronische Designautomatisierung. Die obige Zusammenfassung wurde mit Genehmigung aus Band 2, Kapitel 2, abgeleitet, Logiksynthese Von Sunil Khatri und Narendra Shenoy.

Weitere Lektüre

  • Burgun, Luc; Greiner, Alain; Prado Lopes Eudes (Oktober 1994). "Ein konsistenter Ansatz in der logischen Synthese für FPGA -Architekturen". Proceedings der Internationalen Konferenz über ASIC (ASICON). Pekin: 104–107.
  • Jiang, Jie-hong "Roland"; Devadas, Srinivas (2009). "Kapitel 6: Logik -Synthese Kurz gesagt". In Wang, Laung -terng; Chang, yao-wen; Cheng, Kwang-ting (Hrsg.). Elektronische Designautomatisierung: Synthese, Überprüfung und Test. Morgan Kaufmann. ISBN 978-0-12-374364-0.
  • Hachtel, Gary D.; Somenzi, Fabio (2006) [1996]. Logiksynthese- und Überprüfungsalgorithmen. Springer Science & Business Media. ISBN 0-7923-9746-0.
  • Hassoun, Soha; Sasao, Tsutomu, Hrsg. (2002). Logiksynthese und Überprüfung. Kluwer. ISBN 978-0-7923-7606-4.
  • Perkowski, Marek A.; Grygiel, Stanislaw (1995-11-20). "6. Historischer Überblick über die Forschung zur Zersetzung". Eine Übersicht über die Literatur zur Funktionszerlegung (PDF). Version IV. Functional Decomposition Group, Abteilung für Elektrotechnik, Portland University, Portland, Oregon, USA. Citeseerx 10.1.1.64.1129. Archiviert (PDF) vom Original am 2021-03-28. Abgerufen 2021-03-28. (188 Seiten)
  • Stanković, Radomir S.; Sasao, Tsutomu; Astola, Jaakko T. (August 2001). "Veröffentlichungen in den ersten zwanzig Jahren des Wechsels der Theorie und des Logikdesigns" (PDF). Tampere International Center for Signal Processing (TICSP) -Serie. Tampere University of Technology / TTKK, Monistamo, Finnland. ISSN 1456-2774. S2CID 62319288. #14. Archiviert (PDF) vom Original am 2017-08-09. Abgerufen 2021-03-28. (4+60 Seiten)

Externe Links

  • Medien im Zusammenhang mit Logikdesign bei Wikimedia Commons