Entwurfsschließung

Entwurfsschließung ist Teil der digitalen Elektronik Design -Automatisierungs -Workflow durch was an Integrierter Schaltkreis (d.h. VLSI) Das Design wird aus seiner ersten Beschreibung geändert, um eine wachsende Liste von Designbeschränkungen und -zielen zu erfüllen.

Jeder Schritt im IC -Design (wie z. Statische Timing -Analyse, Platzierung, Routingund so weiter) ist bereits komplex und bildet oft ein eigenes Studienfeld. In diesem Artikel befasst sich jedoch mit dem Gesamtdesignverschlussprozess, der einen Chip von seinem ursprünglichen Entwurfszustand in die endgültige Form führt, in der alle seine Entwurfsbeschränkungen erfüllt sind.

Einführung

Jeder Chip beginnt als die Vorstellung von jemandem von einer guten Sache: "Wenn wir einen Teil erstellen können, der Funktion X ausführt, werden wir alle reich sein!" Sobald das Konzept etabliert ist, sagt jemand vom Marketing: "Um diesen Chip profitabel zu machen, muss es C -C -C -C -C -C -C -C -C -C -Kost und Frequenz F." Jemand aus dem Fertigung sagt: "Um die Ziele dieses Chips zu erreichen, muss es einen Ertrag von Y%haben." Jemand aus der Verpackung sagt: "Es muss in das P -Paket passen und nicht mehr als W Watts auflösen." Schließlich generiert das Team eine umfangreiche Liste aller Einschränkungen und Ziele, die es erreichen muss, um ein Produkt herzustellen, das profitabel verkauft werden kann. Das Management bildet dann ein Designteam, das aus Chiparchitekten, Logikdesignern, funktionalen Verifizierungsingenieuren, physischen Designern und Timing -Ingenieuren besteht, und weist sie zu, um einen Chip für die Spezifikationen zu erstellen.

Einschränkungen gegen Ziele

Die Unterscheidung zwischen Einschränkungen und Zielen ist unkompliziert: Eine Einschränkung ist ein Designziel, das für den Erfolg des Designs erreicht werden muss.[1] Zum Beispiel kann ein Chip erforderlich sein, um eine bestimmte Frequenz zu betreiben, damit er mit anderen Komponenten in einem System verknüpft werden kann. Im Gegensatz dazu ist ein Ziel ein Designziel, bei dem mehr (oder weniger) besser ist. Beispielsweise ist der Ertrag im Allgemeinen ein Ziel, das maximiert wird, um die Herstellungskosten zu senken. Für die Zwecke des Entwurfsverschlusses ist die Unterscheidung zwischen Einschränkungen und Zielen nicht wichtig. Dieser Artikel verwendet die Wörter austauschbar.

Entwicklung des Entwurfsschließungsflusss

Das Entwerfen eines Chips war früher eine viel einfachere Aufgabe. In den frühen Tagen von VLSI bestand ein Chip aus einigen tausend Logikschaltungen, die eine einfache Funktion mit Geschwindigkeiten von ein paar MHz ausführten. Der Entwurfsverschluss war einfach: Wenn alle erforderlichen Schaltungen und Drähte "passen", würde der Chip die gewünschte Funktion ausführen.

Der moderne Designverschluss hat umfangreichere Ordnungen zugenommen. Moderne Logikchips können Zehn- bis Hunderte von Millionen von Logikelementen mit Geschwindigkeiten von mehreren GHz wechseln. Diese Verbesserung wurde vongetrieben von Moores Gesetz der Skalierung der Technologie und hat viele neue Designüberlegungen eingeführt. Infolgedessen muss ein moderner VLSI -Designer die Leistung eines Chips gegen eine Liste von Dutzenden von Entwurfsbeschränkungen und -zielen wie Leistung, Macht, Betrachtung berücksichtigen. Signalintegrität, Zuverlässigkeit und Ertrag. Als Reaktion auf diese wachsende Liste von Einschränkungen hat sich der Entwurfsschließfluss von einer einfachen linearen Liste von Aufgaben zu einem sehr komplexen, stark iterativen Fluss wie dem folgenden vereinfachten ASIC -Designfluss entwickelt:

Referenz ASIC -Designfluss

  • Konzeptphase: Es werden funktionale Ziele und Architektur eines Chips entwickelt.
  • Logikdesign: Die Architektur wird in einer RTL -Sprache (Register Transfer Level) implementiert und dann simuliert, um zu überprüfen, ob die gewünschten Funktionen ausgeführt werden. Das beinhaltet Funktionale Überprüfung.
  • Grundlagen: Die RTL des Chips wird groben Regionen des Chips zugeordnet, Eingangs-/Ausgangsnadeln (E/O) werden zugewiesen und große Objekte (Arrays, Kerne usw.) werden platziert.
  • Logiksynthese: Die RTL wird in der Zieltechnologie des Chips in eine Netlist auf Gate-Ebene abgebildet.
  • Design für Testbarkeit: Die Teststrukturen wie Scanketten werden eingefügt.
  • Platzierung: Die Tore in der Netzliste sind nicht überlappenden Stellen auf dem Chip zugeordnet.
  • Logik-/Platzierungsverfeinerung: iterative logische und platzierende Transformationen, um die Leistung und Leistungsbeschränkungen zu schließen.
  • Taktinsertion: Ausgewogene gepufferte Taktbäume werden in das Design eingeführt.
  • Routing: Die Drähte, die die Tore in der Netzliste verbinden, werden hinzugefügt.
  • Nachverdrahtungsoptimierung: Die verbleibenden Leistung, Rauschen und Ertragsverstöße werden entfernt.
  • Design für die Herstellung: Das Design wird nach Möglichkeit geändert, um es so einfach wie möglich zu produzieren.
  • Anmeldeprüfungen: Da Fehler teuer, zeitaufwändig und schwer zu erkennen sind, ist eine umfangreiche Fehlerprüfung die Regel. Stellen Sie sicher, dass die Zuordnung zur Logik korrekt durchgeführt wurde, und Überprüfen Sie, ob die Herstellungsregeln treu befolgt wurden.
  • Tapeout und Maskenerzeugung: Die Entwurfsdaten werden in verwandelt Fotomaschs in Datenvorbereitung maskieren.

Entwicklung von Designbeschränkungen

Der Zweck des Flusses besteht darin, ein Design von der Konzeptphase bis zum Arbeitsplatz zu übernehmen. Die Komplexität des Flusses ist ein direktes Ergebnis der Addition und Entwicklung der Liste der Einschränkungen für Designschließungen. Um diese Entwicklung zu verstehen, ist es wichtig, den Lebenszyklus einer Designbeschränkung zu verstehen. Im Allgemeinen beeinflussen Entwurfsbeschränkungen den Designfluss über die folgende fünfstufige Entwicklung:

  • Frühwarnungen: Bevor die Probleme mit den Chips beginnen, machen Akademiker und Visionäre in der Branche schwerwiegende Vorhersagen über die zukünftigen Auswirkungen einiger neuer technologischer Effekte.
  • Hardwareprobleme: Sporadische Hardwarefehler werden aufgrund des neuen Effekts vor Ort angezeigt. Redesign- und Hardware-Wiederherstellungen nach der Herstellung sind erforderlich, um den Chip zu funktionieren.
  • Versuch und Irrtum: Einschränkungen des Effekts werden formuliert und verwendet, um die Überprüfung nach dem Design voranzutreiben. Verstöße gegen die Einschränkung werden manuell fixiert.
  • Finden und Reparaturen: Eine große Anzahl von Verstößen gegen die Einschränkung treibt die Schaffung automatischer Analyse- und Reparaturflüsse nachdesign.
  • Vorhersagen und Verhinderung: Einschränkungsüberprüfung bewegt sich früher im Fluss unter Verwendung von Vorhersageschätzungen des Effekts. Diese treiben Optimierungen vor, um Verstöße gegen die Einschränkung zu verhindern.

Ein gutes Beispiel für diese Entwicklung finden Sie in der Signalintegrität Zwang. Mitte der neunziger Jahre (180-nm-Knoten) beschrieben Branchenvisionäre die bevorstehenden Gefahren des Kopplungsrauschens, lange bevor Chips versagten. Bis zur Mitte der 1990er Jahre traten Rauschprobleme in fortschrittlichen Mikroprozessor-Designs auf. Bis 2000 waren automatisierte Tools für Rauschanalyse verfügbar und wurden verwendet, um die manuelle Einrichtung zu leiten. Die Gesamtzahl der Rauschprobleme, die durch die durch den Fluss identifizierten Analysetools identifiziert wurden, wurde schnell zu viele, um manuell zu korrigieren. Als Reaktion darauf entwickelten CAD -Unternehmen die derzeit in der Branche verwendeten Rauschvermeidungsströme.

Zu jedem Zeitpunkt befinden sich die Einschränkungen im Designfluss in verschiedenen Phasen ihres Lebenszyklus. Zum Zeitpunkt dieses Schreibens ist beispielsweise die Leistungsoptimierung am ausgereiftsten und liegt in der fünften Phase mit der weit verbreiteten Verwendung von zeitgesteuerten Designströmen. Power- und Defekt-orientierte Ertragsoptimierung liegt weit in die vierte Phase; Die Integrität der Stromversorgung, eine Art Rauschbeschränkung, befindet sich in der dritten Phase. Die limitierte Ertragsoptimierung liegt in der zweiten Phase usw. Eine Liste der bevorstehenden Einschränkungen der ersten Phase kann immer in der gefunden werden Internationale Technologie -Roadmap für Halbleiter (ITRS) 15-jährige technologische Roadmaps.

Wenn eine Einschränkung im Konstruktionsfluss reift, arbeitet sie tendenziell vom Ende des Flusses zum Anfang. Dazu neigt es auch dazu, die Komplexität zu nutzen und in dem Maße, in dem es mit anderen Einschränkungen kämpft. Einschränkungen neigen dazu, sich im Fluss aufgrund eines der grundlegenden Paradoxien des Designs zu bewegen: Genauigkeit vs. Einfluss. Je früher in einem Entwurfsfluss eine Einschränkung angesprochen wird, desto mehr Flexibilität ist es, die Einschränkung anzugehen. Ironischerweise ist es umso schwieriger, Compliance vorherzusagen. Beispielsweise kann eine architektonische Entscheidung zur Pipeline Eine Logikfunktion einen weitaus größeren Einfluss auf die Gesamt-Chip-Leistung haben als jede Menge an Nachstörungen. Gleichzeitig ist es sehr schwierig, genau die Leistungseinflüsse einer solchen Änderung vor der Synthese, geschweige denn zu platzieren oder zu verlegt, genau vorherzusagen. Dieses Paradoxon hat die Entwicklung des Design -Verschlusses auf verschiedene Weise geprägt. Erstens erfordert es, dass der Entwurfsfluss nicht mehr aus einem linearen Satz diskreter Schritte besteht. In den frühen Stadien von VLSI war es ausreichend, das Design in diskrete Phasen zu unterteilen, d. H. Zuerst logische Synthese durchzuführen, dann Platzierung durchzuführen und dann Routing durchzuführen. Mit zunehmender Anzahl und Komplexität der Konstruktionsverschlussbeschränkungen hat sich der lineare Designfluss abgebaut. In der Vergangenheit, wenn nach dem Routing zu viele Verstöße gegen die Zeiteinschränkungen übrig blieben, musste es zurückkehren, die Werkzeugeinstellungen geringfügig ändern und die vorherigen Platzierungsschritte erneut ausführen. Wenn die Einschränkungen noch nicht erfüllt waren, musste es im Fluss weiter zurückkehren und die Chip -Logik ändern und die Synthese- und Platzierungsschritte wiederholen. Diese Art der Schleife ist sowohl zeitaufwändig als auch nicht in der Lage, Konvergenz zu garantieren, d. H. Es ist möglich, im Fluss zurückzuschleudern, um einen Einschränkungsverstoß zu korrigieren, nur um festzustellen, dass die Korrektur einen weiteren nicht verwandten Verstoß induzierte.

Siehe auch

Verweise

  1. ^ Ralph, P. und Wand, Y. Ein Vorschlag für eine formale Definition des Designkonzepts. IN, Lyytinen, K., Loucopoulos, P.,, Mylopoulos, J., und Robinson, W. (Hrsg.), Design Requirts Engineering: Eine zehnjährige Perspektive: Springer-Verlag, 2009, S. 103-136
  • Elektronische Designautomatisierung für integrierte Schaltkreise Handbuch, von Lavagno, Martin und Scheffer, ISBN0-8493-3096-3 Eine Übersicht über den Bereich von elektronische Designautomatisierung. Insbesondere wird dieser Artikel aus der Einführung von Kapitel 10, Band II, abgeleitet (mit Genehmigung). Entwurfsschließung von John Cohn.